第一次用65nm的器件，讨论下过驱动电压

以前也用过65nm，不过做模拟用2.5V器件的，这次第一次用core器件做模拟部分。所以以前都以0.2V左右为金科玉律，但是65nm器件应该这个值有所减小吧。那么应该以什么为标准呢?我自己想到的一个是别弄得太小，失配情况下导致输入对管一个在饱和区一个在亚阈值区。不知各位还有些什么样的考量?

0.1,0.2都可以，即使亚阈值也没关系，vdsat大只是在通过减小gm的方法减小offset current
如果input pair就不适合这样的思路，就应该用小的vdsat，尽量大的gm来减小来自其它transistor的offset contribution
我觉得最主要的还是靠从1V supply开始考虑，如何选取结构，如何分配headroom，需要合理的规划一下，不要给自己刨个很深的坑，再想尽各种办法爬出来，弄得很有成就感...

仿真看不就行了。高大上工艺的模型都很牛叉，怕啥。

论坛上混了十年也不纪念一下啊
请客吃饭吧

您也10年了，牛人。