PLL测试
时间：10-02
整理：3721RD
点击：
想请问下，PLL输出时钟经过分频器后得到的时钟的抖动，与PLL输出时钟抖动之间的关系是什么?谢谢
long term jitter 是一致的，
对于TIE jitter来说，PLL 高频时钟和分频后的低频时钟应该是比较接近的
如果按照时间轴展开，低频clk edge是又高频clk固定间隔抽样得到的，
那么低频clk的TIE jitter等于高频clk phase noise积分到一个比较低的频率，
这个差别就是TIE jitter的高频分量，通常来说都非常小（对噪底部分的积分）
还有一个差别源于分频器引入的jitter，如果用高频clk做同步，只引入一级d触发器，噪声也可忽略
这个问题很有趣