目前模拟集成电路常见工艺有哪些，多少纳米？工艺跟运放的带宽等参数有何关系？谢谢！

Sansen的书的第一章不就说得很清楚了么?

很多模拟电路要跟着SOC走，都开始搞10nm了，不过这个和Opamp带宽关系不大，应为你不会用最小沟道。但有些专门的模拟和RF芯片用40nm比较多。

SANSEN书上只说了high-speed circuits用的L小，high-gain circuits用的L大。没具体说，L是0.25μm时带宽能做多大，我想问的是L是0.35μm、0.25μm、90nm等尺寸对应的最大带宽。谢谢！

应该有个范围吧，比如2.5微米工艺多少M带宽随便做，就是很容易设计出来，更大带宽很难设计。就是想知道这个粗略值，当做常识来理解。谢谢你的回复！

32~39页
1um ==> fT=1G
0.2um ==> fT=20G
做Oscllator的话，最大能做到1/100*fT；做Analog Procesing的话，最大能做大1/5*fT。

不错，不错，谢谢分享