阈值电压与体效应问题
本人在学习拉扎维的书，
书中写明，就NMOS来说，其衬底电压负的越厉害，阈值电压越大。书中P20，P21有详细说明。WHY?
我是这样理解的，NMOS要导通，无非就是让沟道聚集足够多的电子，栅极正电压不正是把电子吸引过去，才导致沟道导通么?
然衬底加负电压显然是有助于电子在沟道聚集的，因为负电压会把电子挤到上面的沟道去。
我尝试在网上找答案，但是我并不满意，解释的很粗糙，就是说衬底电压变小会导致耗尽区变宽，然后阈值电压变大。
求大神解惑！
Vsb会把反型层中的电子吸引到源极，因此需要更大的Vgs保持原先的反型电子数目
沟道是靠反型层形成的，什么是反型层?就是一层电子组成的导电沟道。在形成反型层之前，先形成的是耗尽层，对于NMOS来说是P衬底，P型里的多子是空穴，意味着电子比较少，形成耗尽层时，靠近栅极端的空穴要先被电子填满，填满后就成为一个个负电荷，所以当衬底加负电压时，电子被驱赶到上方，形成耗尽层，负电压越负，耗尽层越宽，而反型层是靠栅极端的正电压把衬底中的电子吸上去，由于负电荷的排斥，所以需要加大栅极电压，这样阈值电压就增大了。建议再仔细看看书。
把电子都吸引到源极了?不是更容易吸引到漏极么?那样正好，电流就起来了。再说，衬底不加负压，而栅极加正压时聚集在沟道里面的电子（负电势）难道不容易不吸引到源极（接地）去么?
那我们这样思考一下，栅极电压从耗尽区中抠出电子难度跟直接从P型衬底抠出电子的难度相比?谁更大?耗尽区本来就是反型层跟P型衬底之间过渡的一种状态啊！
vsb会有源到衬底的电流啊，不过不影响sd之间电流！（和漏都没什么关系）
衬底接地，s b 相同电流，哪来的电子移动
照这样理解，岂不是阈值电压变小了....
耗尽区的电子都被固定住了，怎么可能吸出来。耗尽区只是加宽了，所以把电子吸上来更困难，所以阈值电压要更大
就像拔河一样，一个往左拽，另一个硬要往右
这个答案可能更实际些，解释耗尽区加宽带来的影响
对，我又仔细看了看书本，似乎的确是这么解释的，那么我想听听你的意见----既然耗尽区的电子不容易扣出来，那么反型层的电子是从哪来的呢?分两种情况哦，一：衬底接地，二：衬底接负电压。
恩，我想你的意思大概是指：衬底接负压后会导致跟源漏两极之间的PN结反偏，更难导通，是吧?似乎也说得通。我们这样想，方便我们记住这个结论，相信对我们搞工程设计也不会产生过大的障碍，不过我还是希望能够看到一个非常通彻的直观理解，能够把这些模模糊糊的东西给分析清楚。
不好意思，我没能明白你的意思。能再说的清楚点么?
恩，书上似乎就是这么解释的，但是我觉得还是不够通透。
记住一点就可以了，体源电压的极性和栅源电压的极性是相同的，至于体效应，是由于体电位和源电位不同造成的
p型衬底多数载流子是空穴，衬底家负片压首先是空穴被吸收过来，空穴被吸收到衬底后，也会形成电场，衬底电压还会将衬底的电子往上推么?所以主要是空间电荷去展宽引起的电子更难从衬底上被吸收到耗尽区，导致阈值电压升高
耗尽区的电子不容易抠出来，那么电子肯定来源于衬底，衬底是P型的，虽然电子是少子，但是毕竟还是有一些的。你说的衬底接地和接负电压，无非就是前者没有体效应，后者有体效应，衬底接负电压，导致耗尽区加宽，阈值电压增大。
那些科学家建模确实赋予了空穴以质量，速度，等等，但是回归到物理层面上来讲，真正运动的还是电子啊，原子核带正点 电子带负电，本质上都是电子在走吧，核能走么? 好！就算空穴被衬底负压给吸过来了，难道吸过来了就堆积在那不走了?我承认拉扎维书上的确解释原因是耗尽层加宽导致阈值电压升高，但是现在问题是怎么去理解它，而不是直接拿来用！
妹子，咱这是在探讨怎么去理解它呢！
我相信你看书看的很仔细！ 那个解释方便我们记住这个现象，但是我相信你应该也跟我有同样的困惑。既然你没有正面回答我的问题，那么就我来答吧，
一：衬底接地时，因为沟道那边在耗尽层的基础上又形成了一层很薄的反型层，所以这边带有很多负电荷，那么衬底的另一边势必会带有大量的正电荷，这部分正电荷发现沟道那边的负电荷没法拉过来，肯定会从接地那里拉电子过来的，然后····然后我就不知道了。
二：衬底接负压，同上···，这部分正电荷同样发现沟道那边的负电荷没法拉过来，肯定也会想着从负压那边去拉电子过来，不过这相比于 衬底接地 的情况要更容易拉电子些， 然后····然后我也不知道了！
我现在在外边工作，就这个问题跟身边很多人交流过，答案都不是很令人满意，我相信这种问题，在学校里面搞学术研究的人应该会更懂一些，所以如果你有那方面的朋友，可以跟他们讨论下，然后也分享下！
1、不要用常规现象来类比，在半导体中空穴是真实存在的，书上的比喻是为了方便理解，半导体物理开头就强调了这一点。2、 -反型层的电子当然是来自于P型bulk，反型层的形成，产生了+空间电荷区，gate上的正压变大会感生出更多的电子，即沟道变厚；若衬底电位变低，确实会使沟道变得更厚，因为给了更多的电子来源。但同时要意识到：对于空间电荷区而言，也同时被施加了个反向偏压，反向偏压的存在使得势垒函数变大，电子更不容易被抽到反型层内，即VTH增大了，虽然变化量很小，这就是体效应。
总而言之，降低bulk电压，和增加gate电压都是可以增大沟道电流，只是由于体效应的存在，降低bulk的1V电位效果<增加1V gate电位的效果，虽然效果差异很不明显。
小编可能把VTH和电流大小关系弄混淆了，两者大小没有必然关系。
21楼正解，学习了！空间电荷区越宽，电子是很难被吸引到栅极附近的！所以Vth增加！
你这个疑问当初我也有，栅和衬底之间电压产生反行层，衬底更负，栅极应该更小电压形成反型，所以想了挺长时间，后来自己给出一个解释
但是不一定对，仅供娱乐。
我认为，反型层或者说是管子开通关注的是vgs，是因为反型层的电子绝大部分来自于源区，并不是衬底，以n管做例子，source为n型衬底为p型，这是一个pn结，要想让source中的电子穿越pn结则需要外加 电场抵消pn结的内建电场，当vgs大于源衬内建电场值的时候，source内的电子就被大量吸附到栅下面形成反型层，管子导通。这样的话，如果衬底加上一个比source低的电压，相当于source和衬底之间的pn结加上个负压，使得这个pn接内建电场的耗尽区更宽，需要更大的电压去抵消才能让电子通过，所以vgs要吸附source中的电子需要在原来的基础上进一步加大去抵消source和衬底之间的负压。
这样可以说通为什么衬底负压，vgs要更大才能管子导通。
直观理解，具体深层理论可能不是这样。存数个人看法。
你应该是没理解沟道与衬底的联系，衬底电压越负，那么沟道中电子就越少，电子少到一定程度，强反型就变成弱反型了，沟道逐渐消失，建议你可以参考一些半导体器件物理相关书籍。
看了这个帖子，我仔细思考了一下，原理是不是这样的呢?
1，MOS管工作的原理是，源极的电子被吸引到漏极。如果Vgs电压没有，耗尽层不形成。则即是有Vds电压，那么电子也不能被吸引到漏极，因为源极和漏极中间有衬底，也就是P型的空穴，还没有到达漏极就被中和掉了。因此需要先加Vgs产生耗尽层，把源极漏极中间的P型空穴中和掉。到这一步都可以理解。
2，正如前面所讲的，MOS管的电流是由源极的电子跑到漏极产生的，而不是衬底的电子跑到漏极产生的！因为衬底的电子想跑到漏极之前就已经被空穴中和掉了（衬底中有大量的空穴，耗尽层产生的原因就是在Vgs的作用下，底部的电子上升和衬底上面的空穴中和，衬底的空穴很多，底部上升的电子会一直被中和，除了是耗尽层加宽之外，不可能跑到漏极）。
3，当Vds有电压之时，源极电子被吸引到漏极，因为反型层的形成，电子再也不用担心被中和，能够顺利达到漏极，故电流产生。但是耗尽层的电子的负电荷（被空穴束缚住的，不会动），会排斥源极过来的电子，同性相斥嘛。所以如果耗尽层越宽，这种排斥越大，电流越小。这也就是为什么当衬底越负，耗尽层越宽，VTH越大（电子越难从源极到达漏极的原因）
4,最后的最后，再给个结论，方便大家记忆最后的结果哈。衬底的电压的变化和栅极电压的变化是一样的，换句话说，对于NMOS，衬底电压越高，（相当于栅极电压增加），电流增加哈。
实际上，衬底永远接最低电位，设为0；这样个点S, G, D 都只能大于等于0；（我不认为razavi书中，令VB < 0, 是一个好的解释方式。）
电子的最主要的来源是源级而不是衬底 （衬底中电子是少子，源级中电子是多子，源级中的电子远远多于衬底）；
首先假设S和B 都是最低0电位。
当VGS 大于某一个阈值电压 （例如：0.5V） 时 (VGS = 0.7V)，电子从源级S越过势垒到达沟道；
衬底效应是指，S的电位升高到某一值（假设0.1V），当S电位升高，部分电子又会被吸引拉回到S；
这时，假设Vg保持0.7V不变，根据电荷守恒，减少的电子会被固定负电荷（P衬底）取代，耗尽层变厚；
接着，提高Vg到0.8V，使得Vgs 仍然等于0.7V （VGB = 0.8），刚才回到源级那部分电子可能再次越过势垒被拉回到沟道，
但是这时，这部分电子，会看到更多的耗尽层，会被耗尽层更排斥，所以只有部分电子会被再次拉回到沟道。
或者理解为：耗尽层变宽后，源级和耗尽层的间的势垒变高了，Vgs需要更高才能得到相同数量的电子，VTH 变大。