求教nanosim混合仿真的问题!
1# albtfoler123
今天又仿了一下,用verilog的网表是可以仿了,但是在verilog里给信号赋值的时候则会编译错误,甚至有些可综合的语法也编译不过,描述如下:
run文件:nanosim -nspice hspiceFinal -nvlog verilog.v -o top
没有加入cfg文件(默认状态)
先把电路提成spice网表,然后在网表里把想用verilog跑的部分注释掉;另外在verilog.v这个文件里面去定义module。
但是有时候会提示编译错误,比如语句:assign A = B;,就可以编译,且仿真波形正确;若改为assign A=!B;或assign A=~B;都会编译报错。另外,如果使用不可综合的激励语句如:initial begin A=1'b0; #100; A=1'b1;也会报错。请问,我的仿真环境是没有安装NCS引擎的,也就是说我只用了nanosim来仿,那么nanosim是不是本身就不支持这种激励的格式?还是我的仿真环境有问题?nanosim是不是只支持verilog的网表,而不支持其他的verilog语句?
这个问题太专业了,我也想知道,
学习了
wait fro experience sharing
lz为什么不用GUI呢
我最近也在学习COMMAND_LINE的我觉得好难
GUI找不到详细的教程
希望LZ给些 初步学习NANOSIM的建议
谢谢
使用GUI会好很多i
应该是不支持VERILOG吧
我使用VERILOG-a仿真也经常不正确
VERILOG-a部分功能仿真一直不正确
spectre就可以仿真通过
如果把assign A <+ ~B 可行?
waterwater
看一下,学习一下