不同的代工厂，多晶硅电阻怎么偷rule

比较了常用工厂多晶硅HR电阻的最小宽度，这些工艺都包含5V MOS管
代工厂HR电阻(1k/□)最小宽度
TSMC2u
CSMC1.3u
charter1.5u
HHNEC(2k)1u
发现TSMC的工艺即使是较先进例如0.18，1k多晶硅电阻的Lmin还是2u，管子在不断缩小，但是主要使用的电阻面积没减少。
想请教下，为什么这个多晶硅HR电阻的精度不容易做高啊?
在使用这些厂的1k电阻时候，一般的精度是20%，如果对精度要求低，例如50%，能自己修改design rule将Lmin减少吗，这个减少的量怎么确定啊，
请大牛指点，谢谢！

理论上是可以偷规则的，你可以自己画出更小L（比如1um）的电阻的版图；并在DRC时把相应的DRC错误当伪错处理；
建议你和工艺厂商沟通一下相关的风险，评估一下风险是否可以接受；（当然，工艺厂商对于你偷规则造成的问题不会负责的，你要自己承担出问题的风险）；
如果不放心，第一次尝试，可以同时画出正常尺寸和偷规则尺寸的电阻，以备真的有问题可以改版；

谢谢 ，这种做法常用吗?