请教:数模混合仿真
不知有没有人有过这种transistor-level混仿的经验,一般怎么做.
用Cadence AMS Designer 仿真，其中的数字部分可以用Verilog，也可以用Spice网表，模拟部分可以用Spctre或者用UltraSim
或者用Mentor ADMS仿真
谢谢，不过现在有Verilog了，想转换成spice再一起仿，不知道这个该怎么实现。
你的问题是产生Spice网表的问题啊。综合以后的门级网表在Cadence数据库里面打不开吗?打开了就可以产生网表了。
LVS里面用得Spice网表是没有模型的。Cadence 里面没有Verilog-In或者其他相似的Import功能吗?
用Hsim也是一样的关要过。
我倒是做过完整的信号通路的晶体管级仿真，用Hsim， UltraSim或者AMS都可以，可以探讨一下。有一些小技巧要注意，才能达到最终的仿真要求。
碰到具体问题再问吧。
既然可以做LVS，那么你大概可以得到CDL网表的，把CDL网表Import到Cadence里面来就会产生一个Transistor-Level的线路图数据库，那么就可以产生可以仿真的Spice网表了。
7# amodaman
这个问题，我也想知道
就是怎么把verilog数字模块与模拟模块进行hspice 仿真
谢谢！也下下来看看
spectreVerilog不就可以么，v2lvs以后的cdl就可以直接用cadence仿真，你做v2lvs的时候不是需要-l lib，这个lib里面就有model啊
Cadence可以用CDL网表来仿真吗?应该是Spice或者Spectre网表吧。
不论是用Spectre还是Hspice,最稳妥的办法就是通过运行LVS得到CDL网表，然后用Cadence里面的CDL Import功能（IC5141里面是File->Import->CDL;在IC6.1里面是File->XtreamIn->CDL)，得到schematic view.再从schematic view 通过ADE-L产生Spectre或者Spice网表。
最后是用hsim做了v2s，还算方便。谢谢你的方法，稍微看了一下icfb的import，感觉有很多选项要设置，似乎比较麻烦，而且看到别人说这种效果不好什么的。顺便问一下你是这么做转成功的吗?
路过！学习！
有没有具体的流程?能分享下吗?谢谢！
12# englishwin
我现在也碰到了和小编一样的问题，请教一下是怎么转换的，谢谢！
6# amodaman
有联系方式吗?有些问题想请教一下。谢谢
求qq或者email，希望能够联系我；
我的email:hccqnz@gmail.com
我跑成过，用HSIM，查看一下HSIM的文档，里面有个反相器串的例子，其中几个反相器是HSPICE的，另外几个是vierlog的。
hsim自带了一个v2s工具，可以将verilog门级网表转成spice网表，具体用法可以查下manual。
不过缺点是不能转成spectre格式的，要和analog部分一起仿，只能把analog电路也转成spice格式。
最后用hsim一起仿就可以了。
非常不错，必须赞一个
是的，cdl转换的方法不错，mark一下
你好，能留下你的邮箱吗，我现在想用hsim做数模混合仿真，有verilog也有spice，但不知道怎么搭建数字或者模拟的顶层，不知道hism数模混合仿真的设置和流程，请问一下你那边有相关的资料吗，能不能传授一些经验呢
来学习下
19楼的挺有用的，很具体
thanks
太干洗饿了呀好人呀