测试漏电问题

大家好，测试碰见个问题，就是从电源到地的直流电阻测量只有10欧姆左右，做过orbirch，显示是从电源端口刚一进来就有短路电流，这一批片子都几乎是一样的，漏电路径。不过实在想不明白，猜测是由于被工艺厂在芯片核心区的外围增加了AA dummy， 也就是电源线和PAD下面就是 AA dummy，不知道是不是这个原因影响，求各位大神支招！

10欧的阻抗，做液晶定位直接就可以看到了

did you run PEX simulation? Any parasitic devices there?

怎么感觉是pn结正偏了?
是wafer上测的还是Package测的?

查lvs，每个warning都不能放过，看有没有软连接了。

都已经有芯片，还查lvs干什么，直接做emmi吧
漏电路径可以看到，然后可以在layout上面找

您好，做过Orbirch，显示刚从电源端口进去就有很大的漏电，测了好几个片子都这样，所以怀疑是AA-dummy 的问题。我做过后仿真提取，不过是没加AA-dummy的，AA-dummy是别人误加的，我可以在后仿真再试试，不过加dummy 的位置和实际芯片不完全一致。请问还有什么办法吗?