如何消除LDO本身的器件噪声对VCO相位噪声性能的影响
帮你顶,虽然知道没人会/能帮你
可以看下浙大毛毳的论文,很好用。
提高vco的psrr,采用全差分结构,如附件所示。
麻烦你给个连接或者具体描述,多谢
论文题目是:一种新型的全片内低噪声CMOS低压差线性稳压器,当然他这个也是抄别人的。
您好,谢谢您的回复,请问如何来提高VCO的PSRR,在电路结构的选择上有什么注意的地方,是不是最好选择有尾电流源偏置的电流型LCVCO呢,而我现在VCO的结构是采用的无尾电流源的结构,上下采用二次谐波谐振滤波技术,这种结构的PSRR是不是很差?怎么来衡量VCO的PSRR呢,是不是用参数Kvco(f/vdd)的大小来衡量。全差分结构的LCVCO是不是就不用加LDO了?
求大神指教!
附件什么都没有麻烦您可以再发一次吗谢谢了
附件发不上来,你自己搜吧:
A 4.7MHz 53μW fully differential CMOS reference clock oscillator with −22dB worst-case PSNR for miniaturized SoCs
可以用MOS管形成的低通滤波器,可以做到转角频率很低,也可以节省面积
谢谢您的回复,您好,MOS管形成的低通滤波器?你的意思是RC低通滤波器中的R用工作在线性区的MOS管代替,C就用MOS电容吗?还有一件事情想问一下,RC低通滤波器中的R,C值都取得非常大的时候,LDO的启动时间会有1~2ms,一般对VCO中的LDO的启动时间有什么样的要求呢?谢谢了
多谢
可以从两个方面下手:1、ldo设计时注意优化噪声把噪声降到最低,2、减小vco的pushing(f/vdd),采用pmos做电源的结构,这样ldo到vco core之间有一层隔离。
首先要明确的是来自LDO的噪声不能完全消除,只能想尽办法降低在低频(100khz)内LDO输出的噪声,如果能做到几nv/sqrt(Hz)。那么来自LDO的噪声对VCO的相噪影响非常小。通常解决方案,在LDO中的基准电压处接一个电容(uf)来降低基准电压的噪声,这是很关键的。因为LDO中很大一部分噪声都是来自基准电压,如果能用其他办法来解决此处的噪声更佳,但是目前还未出现其他更优的解决方案。其次尽可能降低LDO中的反馈系数和电阻阻值,因为来自基准电压的噪声会被反馈系数放大同时电阻的阻值越大将会产生较大的热噪声,前提是保证电阻比例精准。除此之外,需要优化VCO的相噪,只有综合以上方法才能降低LDO输出噪声对VCO相噪的影响!如果你有更好解决基准电压的输出噪声(前提是不外接滤波电容,仅通过电路技术来优化噪声)可以分享一下,谢谢!