微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > cadence virtuoso schematic check and save

cadence virtuoso schematic check and save

时间:10-02 整理:3721RD 点击:
运用cadence virtuoso schematic check and save的时候,为什么特别慢,或者因为原理图过大而core dump。以前从没没遇到这种情况,这是和什么有关,求速解。

建議你打去問cadence AE

嗯,否则钱白花了

这。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top