微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > ADC测试结果

ADC测试结果

时间:10-02 整理:3721RD 点击:
ADC流片后经过逻辑分析仪后采到数据用matlab回复的正弦波如下图所示。


为什么会出现噪声了。

这个毛刺每隔一定的周期就会出现一次,ADC芯片的工作电流稳定且跟仿真的差不多,怎么就出现这样情况了,希望各位大神给点意见。

什么结构的ADC? 为什么右边第2个下降的时候没有这个。

有没有Missing code?

是PIPELINE结构的,这种毛刺现象每隔一定的周期出现一次,所有的毛刺都出现在波谷下面,真是醉了!

没有啊,只有逻辑分析仪采到的数据,丢失的码怎么看啊?

有没有调整时钟与数据的时序关系?

也可能是Logic Analyzer在Sampling時timming edge沒有抓好, 有先scan過嗎?

你惯3角波,按照不同频率试试?
你的参考电压是哪里来的,稳定否? 电源电压是否稳定?
还是更怀疑你的输入或者测试,因为周期性出现这个确实比较奇怪。

这个ADC里面有个带基准,参考电压就是这个电路产生的,这个电压不变。PAD的电源电压时3.3v,但是在测试的时候降到3v,但电流不变!芯片的工作电压时1.8v,测试的时候电压和电流基本不变!那个毛刺问题现在已经没有了,因为当我输入的CLK是40M的时候,我把逻辑分析仪的采样设置成25ns时或者更小是就会周期性出现毛刺,当我把时间设置成50ns或者在大一点,这个毛刺就没了,但会出现溢出。这两天被测试搞醉了。我怀疑是我们的测试方法不对。导致了很多问题。我想请教你几个问题、、、(1)这个芯片我是这样供电的,3.3V有数字的和模拟的,1.8V也一样。我将数字电源和模拟电源都接在一起,这样接对测试影响大吗?
(2)PAD电压往下降,但电流不变,这个对测试也有影响吗?



是的,之前由于逻辑分析仪的采样时间没有设置好,导致周期性出现毛刺!之前我们都是这样设置的,如果输入的CLK是40M,我们将逻分的采样时间设置成25ns或者更小,从而导致了这个现象!然后我们有将时间设置的高一些,比如50ns,100ns,200ns这样毛刺就少了很多。但随着时间的提供溢出的现在有出现了。请问:(1)根据ADC输入的CLK逻辑分析仪的采样时间怎么设置才会最好了?
(2)你说先scan是什么意思?怎么实现?由于之前没有测试过,没有一点经验。所以,请大神指教一下,谢谢了

看看频谱啊,指导噪声频率,然后找系统中相同频率的模块,看看是否干扰。既然有的sin波是正常的说明,干扰的可能性大些

你那个ADC工作的clock没有接出来吗? 或者有对应的同频的clock就可以啊,你用逻辑分析仪采样,看你ADC输出是clock下降沿还是上升沿稳定,你用另外一个沿就可以了。

sdfewsdf

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top