关于带隙基准电压中的启动电路设计

减小之路电流

对，减小电流，相当于6倍length的PMOS管。

你丫自己的东西居然还要问别人么。

相当于大电阻用吧

这是公司的电路，不是我自己设计的，老总要我先研究研究，也不给我技术文档，你SB没搞清楚之前就不要跟狗一样乱叫！cao！

谢谢你的回复，相当于6倍长的PMOS管为什么不直接用一个6倍长的PMOS管，而要6个PMOS管串联呢?

谢谢你的回复，相当于6倍长的PMOS管为什么不直接用一个6倍长的PMOS管，而要6个PMOS管串联呢?

这是公司的电路，不是我自己设计的，老总要我自己先研究研究，也没有技术文档，你是狗吗?或者你是畜生吗?怎么事情没搞清楚你就在这里乱叫！

兄弟，请文明用语！

我觉得可能是，CMOS阈值电压会随器件长度变化而变化，把相同长度的mos管串联并栅接一起，就相当于一个长度为所有mos管的长度之和的晶体管，而阈值电压跟单个L长度的晶体管相同，匹配性好些，这是为了版图寄生效果的考虑。这个我在低压共栅的偏置结构中看到过，你可以查查。

不好意思小编，是他先对我不敬

谢谢您的回复，据我个人经验，L 越大阈值电压应该越小，你的意思就是，这个时候串联这个么多的管子，目的就是在等效L变大的情况下，阈值电压依旧保持不变，也就是阈值电压越大，电流镜匹配度越好?
这是为了版图寄生效应的考虑这句话又该如何理解呢? 是不是这么多管子串联，每一个管子寄生电容小，比单个L非常大的管子寄生电容小得多?

Length太长，model不准

一方面是增大length，一方面还可以分压，有可能你的电源电压太大了，超过管子的耐压了，谢谢。

其实简单理解就是倒比管做电阻使用 减小面积

从版图角度考虑串联可以使版图更好布局，对称更好设计

用一个pmos会导致L太长，不太符合纳米工艺！

串联多个管子是为了留裕度，不用6倍L的管子是为了匹配

串联很多管子也可能为了减小启动电路电流损耗！你的图不全，看不清楚！