如何在CP或者是FT测试中控制芯片极限工作电压

现有工艺，LDNMOS vds=30v是其工作极限电压。现把Vds电压调整到38V~39V之间而不会烧毁。但是大批量生产时，由于工艺的偏差某些芯片的极限工作电压会有偏差。
那我如何能够保证生产的芯片都可以在vds=36v时而不会损坏?有什么简单的办法来控制这个参数?

LDMOS的工作电压是由工艺工程师决定的吧，或者在测试中可以上更高的电压，但是高压大电流芯片应该都有一定可靠性要求的吧，那如何保证这个长期工作的稳定性呢。

工艺没有动，是我们自己根据vgs和vds之间的曲线关系，调出来的。测试了一些都在39V左右，而且是3A的大电流输出，再高了就烧了。但是量产的时候，我怎么保证所有的芯片能在某个电压值是OK的呢。
一般的芯片正常工作电压最大值和极限工作电压都是通过什么方式确定出来的?大批量生产的时候。

加压测流。看下漏电流吧

不是反向耐压，是正常的工作耐压值的。