微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > PLL-based CDR的数据恢复环路的锁定时间

PLL-based CDR的数据恢复环路的锁定时间

时间:10-02 整理:3721RD 点击:
如题,双环路PLL-Based CDR在频率锁定环路锁定并切换到数据恢复环路后,将时钟与数据中心对齐所需要的锁定时间该如何计算呢?
求各位大侠指教或提供相关资料,拜谢!

bandwidth 分之一

能否详细说一说呢 或者有相关推导的文献吗感谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top