关于BandGap设计的问题！求助！
时间：10-02
整理：3721RD
点击：
在设计电压源为1.8V的带隙基准时，我最终要产生1.2V+—10mV的基准电压，原理图中可以看到由运放提供启动电压的两个栅极管即使在满足
Vgs-Vth<Vds时，这两个pmos管也没在饱和区，求问大神有没有遇到过类似问题?
自己先顶一记
作死，不用自偏执。
增加M14/M17的尺寸 或者调低其gate电压，把上面管子的drain拉下来
vds>vdsat就饱和了