关于PSS+pnoise and candence noise aware
在做噪声仿真的时候有以下疑问，
1，用PSS+PNOISE 的仿真结果 中的 phase noise ,以及在它基础上计算出的 JCJCC JC-K JCC-K ，是包含了
系统 thermal shot fliker 等的 intrinsic noise 还是 只包含了 random noise 的 phase noise ?
2,我们一般对crystal osc 说的 jitter 指标是不是应该是JCC 或者JCC-K ，因为它没有外加基准参考频率，看JC JC-K 没意义 ? 如果是JCC-K ，那么这个K 是根据应用去一个时间么? 因为VCO 里边是取 f0/2/PLL band width .
另外我想仿真一下 power supply 的噪声对 输出 jitter 的影响?
1，第一种方法是 直接在 TEST BENCH电源上叠加一个噪声源，但是PSS+PNOIE 就不能按照 OSC 来仿真，它会检测到一个周期性的输入，认为目前是 VCO 或者MIXER 什么的?
2，第二种方法是用VERILOG-A 写了个参数可变的噪声源，虽然骗过了软件，但在噪声源频率很高的时候, PSS 很难收敛。最后放弃。
3，第三种方法是利用candence noise-aware desing flow, 先把OSC 当成 VCO 提取了 PPV modle file ,然后在 PPL TEST BENCH 中 TRAN 仿真（PLL 还是只有一个OSC + meter+power supply noise ），最后结果里边有 PSD 和 jitter .
我看论坛里边好多人输出的结果都是2个 period jitter 和 phase jitter ,我不知道我为什么只有一个 jitter ,是版本问题么?另外这个jitter 是不是对应的是period jitter ?那这个值对应的是PSS+PNOISE 的那个值呢? 因为结果比PSS+PNOISE 还小大概一个数量级? 这个无法理解，求助版上高手。
这个问题好呀，俺也想知道答案。
请问楼上，做PSS可以收敛吗?我记得以前做32K crystal oscillator的PSS仿真，结果总是感觉不太对。
稳态仿真波形总是和初始条件有关，我只好放弃了。
请小编指导了。
收敛还好，gear2only 收敛容易点。 另外实在不收敛就放宽点收敛的约束。
俺要再次实验一下。
你确定PSS可以收敛到正确的结果?也就是说，给不同的初始条件，不同的初始电感电流，PSS收敛的一样的结果?
另外，可否写出你使用的32K 晶振的模型?谢谢！
俺刚才的回复怎么看不到了?
xtcel246，可否联系一下，我们讨论一下这个问题，俺也学习学习。
晶振模型 我看crystal参数建的，LS=9.3KHRS =45KCS=2.5fCP =1.28p
在公司不能用什么即时聊天工具，不好实时联系。
友情帮顶，等待大牛解答。
求版上上各位大牛解答，小弟最近做一个32Kcrystal oscillator.
在做噪声仿真的时候有以下疑问，
1，用PSS+PNOISE 的仿真结果 中的 phase noise ,以及在它基础上计算出的 JCJCC JC-K JCC-K ，是包含了
系统 thermal shot fliker 等的 intrinsic noise 还是 只包含了 random noise 的 phase noise ?
没明白你这里说的是什么意思。这种pnoise仿真都仿的是电学噪声，和noise仿真的概念类似。
2,我们一般对crystal osc 说的 jitter 指标是不是应该是JCC 或者JCC-K ，因为它没有外加基准参考频率，看JC JC-K 没意义 ? 如果是JCC-K ，那么这个K 是根据应用去一个时间么? 因为VCO 里边是取 f0/2/PLL band width .
这个我不清楚，也得看应用吧。如果晶振直接去做clk，一般用clk的数字电路都只关心period jitter。如果晶振去做adc采样，或者其他的，又是关心不同的指标。
另外我想仿真一下 power supply 的噪声对 输出 jitter 的影响?
这种没想过，你是想得到电源到jitter的传输函数?类似psrr的概念?
1，第一种方法是 直接在 TEST BENCH电源上叠加一个噪声源，但是PSS+PNOIE 就不能按照 OSC 来仿真，它会检测到一个周期性的输入，认为目前是 VCO 或者MIXER 什么的?
2，第二种方法是用VERILOG-A 写了个参数可变的噪声源，虽然骗过了软件，但在噪声源频率很高的时候, PSS 很难收敛。最后放弃。
3，第三种方法是利用candence noise-aware desing flow, 先把OSC 当成 VCO 提取了 PPV modle file ,然后在 PPL TEST BENCH 中 TRAN 仿真（PLL 还是只有一个OSC + meter+power supply noise ），最后结果里边有 PSD 和 jitter .
我看论坛里边好多人输出的结果都是2个 period jitter 和 phase jitter ,我不知道我为什么只有一个 jitter ,是版本问题么?另外这个jitter 是不是对应的是period jitter ?那这个值对应的是PSS+PNOISE 的那个值呢? 因为结果比PSS+PNOISE 还小大概一个数量级? 这个无法理解，求助版上高手。
~
输出结果这个，可能是版本问题，我以前也遇到过。pll仿真流程中仿的结果应该是period jitter。pnoise中分析的结果时间久了有些印象不深，难道给的结果不是psd形式吗?
似乎PSS可以收敛。
不知道你注意没有，如果把电感初始电流设置得很大，比如20UA左右，这个时候PSS收敛的结果，就和设置初始条件为5UA的结果不一样了。这个是为什么呢?
谢谢gaojun927 的回复！
第一个问题，是我把概念混淆了， 或者可以说是搞错了概念，pnoise仿真noise仿真一样。
第二个问题， 关于oscillator jitter 衡量指标， 是应该是 period jitter , 但它没有包含 dynamics 信息，所以如果对dynamics 比较关心的话，也用JCC ，至于 JC-K 和JCC-K 是JC 和JCC 的变形，本质上差不多，这个问题gaojun927 在他关于jitter的博文中也讲过。
第三个问题，我关心的是 oscillator due to supply noise ,这个的确有点象PSRR ，但因为 OSC 是个非线性时变系统，最后的结果也与supply noise 幅度和频率有关。至于用 candence noise aware 那个流程仿真出来的结果为啥与PSS +pnoise 不一致，也许本来用candenc noise aware 那个流程就不对。
总之，谢谢gaojun927,我现在的水平有限，也许过几年回来再看这个帖子会有不同的理解。谢谢！
我加了初始条件， PSS 的收敛结果也不同，比如32.768K 变为了32.786K ， 我也知道这个为什么，我给1u 左右， 理论上不应该影响频率的。
你好，你讨论的有点深奥，我再做一个简单的开关电容电路（相关双采样）的噪声分析，需要PSS+Pnoise仿真，PSS仿真的收敛问题在哪里可以看到啊?还有就是参数设置里面，number of harmonics是什么意思啊?是指的电路包括的时钟谐波频率的个数吗?tstab应该是到达稳定状态的时间吧?这个值在哪里看啊?希望指点啊
顶一个，期待大牛解答啊
还在吗，坐等解答啊，真心感谢了
小弟，你老是问人问题，my_8n大哥帮你解答了问题你有没有履行承诺给人家报酬啊?
你怎么知道没给呢，这个PSS+Pnoise仿真出来全都是1/x函数形式吗?纠结
你怎么知道没给呢，这个PSS+Pnoise仿真出来全都是1/x函数形式吗?纠结
你的横坐标是线性，要改成对数，记得给我信元
我也是第一次做， 我都是在论坛里边搜PSS+Pnoise，或者Spectre RF 的关键词， 翻别人的帖子里边的找的资料看的，我都是在EETOP 下的，再上传就涉嫌重复上传，好像也没人会具体讲harmonic 填多大，应该是你自己根据自己的电路来填的。你看看 spectre RF_0728 那篇。
没听太懂额，把横坐标换成对数，是不是要把数据导出来从新作图啊，我的输出应该是下图才对，可是仿出来的都是1/x的函数图形，哎
pss 仿真没有波形输出，是怎么回事呢
一直想要仿真电源噪声对VCO抖动的影响 请问小编所说的第三种方法是怎么做的?
learning ！