非ISO的LDMOS 在DCDC中的设计考虑

请问各位大侠:以前谁用过非ISO 的powerfet，并且负载电流为3A以上。 我总是担心会有大量的substrate noise 影响我的模拟电路，大家以前有谁用过类似的应用，采用什么策略避免noise的影响?
谢谢！

没有做过
不过，你的powerfet用PMOS实现，是不是就可以单独用一个井把它隔离开了?

3A, 那个功率管的面积好大的，散热，封装都得考虑。

我现在就在搞3A的同步buck，要要用sot的封装，，，

这里有很多讲究，取决于你的器件工作模式，版图画法，保护环的做法，以及所需的隔离程度。

大侠，能否帮忙给一些guideline?

能否给个联系方式，讨论下，谢谢！

大侠，能否帮忙给一些guideline?

有LDMOS的工艺都有隔离的，DNW，NBL，PBL都是隔离作用
不清楚你以前用的LDMOS 隔离和现在的LDMOS的没有隔离具体指的是什么?

顶下----------------

等待中--------------------