有人在cadence下面做过verilogA和hspice的混合仿真吗？

你的问题是hspice部队?

还是不知是用那个simulator?

总算有人回了。
我的问题是，我按照文档说明都一步步设好了。但是用cadence集成环境下的hspiceSVerilog混合仿真器仿的时候，老是报错说有器件没有划分。
我hspice版本是2005的，是不是不支持啊

要先生成config文件,然后调用模拟仿真环境进行.

出错信息（抓图）
出错信息提示好象是说需要定一个模拟和数字部分之间的接口连线。我使用verilogA写了一个理想的采保，后面是用电路搭的。没有数字部分啊?而且我也不知道如何定义这个什么接口连线。
另外，大家看我的模块划分对吗?

这个是可以直接仿真的，如果你要是hspice+verilog的话，要注意生成config才行！

Install Synopsys simIF.

为什么要做混合仿真呢，做上一个不行吗?

这个一般都是直接按照analog的仿真的吧，simulator 选spectre直接设定analysis type

candence平台需要安装另外一个工具LDV（Logic Design Verification),Cadence下选择仿真器 SpectreVerilog,
数字模块生成verilog的symbol，生成Config view，可以实现混合仿真。

我没有遇到过这样的问题

只是verilogA和spice仿真的话不用改仿真器设置呀,直接用spectre就可以了,也不用config呀,在schematic里拼在一起,直接仿

习惯用spectr 直接可以用veriloga~

学习了

路过，也有同样的问题就是如何进行混合仿真

没有用过，是来学习的

2005 不行 2008肯定可以 ，但是需要又license

.我有同一个问题

我一般用spectre直接就搞定了

better

路过，受教了

小编选的仿真器可能有问题 veriloga的仿真器用spectre 不需要用spectreVerilog
error信息一般是出现在使用spectreVeriloga 仿真器 但又不包含veriloga代码的情况

学习了

新手学习

好东西啊 nice

good ！

spectre

路过，学习了

学习了

Good！