NMOS的衬底（ptap）必须全部连在一起，否则DRC就会报错，大家有遇到类似情况吗？

电路内部有数字/模拟两种信号，需要两种信号地（数字地和模拟地），模拟电路他们的NMOS器件的衬底（ptap）和数字电路他们的NMOS器件的衬底（ptap），layout是分开的，同时分别加了PSUB2层次覆盖了各自的衬底。

但是，DRC总是报错，初步判断，DRC文件还是有BUG，目前的DRC文件，NMOS器件的衬底（ptap）必须全部连在一起！

大家有没有遇到类似这样的情况?求交流～～～

是LVS 报错吧?

因为所有nmos的确公用一个衬底，要想分开使用两个地，必须添加辅助层，比如有些工艺提供的叫PSUB2，盖住其中一个类型的地，以及所有nmos器件，假装把衬底分成两个独立的衬底，从而通过drc及lvs验证

加了辅助层次，版图里面。DRC时，依然报这样的错～软连接有问题～
有遇到这种问题吗?

DRC就报了这错误，软连接有问题，LVS肯定也过不了～～
这DRC/LVS文件太扯淡了～～

en恩。

drc 不应该报错啊，这个soft connect不应是drc管辖的范畴
lvs到会检查soft connect，psub是连在一起的，agnd，dgnd实际上会通过衬底联通，
不管你用了psub2，但是psub2是用来骗骗lvs工具的，让lvs通过罢了

那家的pdk，drc检查 soft connect就是多管闲事啊

CSMC 0.5+0.35 混合信号
你碰到过这种soft connect错误码?知道怎么修改DRC/LVS文件不?才能clean错误～～～

没有PSUB2 之类的层么

不同的地就代表着不同的电位，就是特殊管，尽管都是地，是不是因为引入的方式不一样?所以要做特殊管来处理?可是这样ERC会不会过不了啊?