环形vco收敛性问题
上电速度慢一点呢?
怎么上电的?
不要skip dc
确认gain以及设计没问题，跑上电 就可以
上电速度慢一点是什么意思呢?是不是让电源电压用pwl线性升上去呢?能否给解释下这个和上电速度有什么关系呢?谢谢您
就是正常上电的，在零时刻就将电源和地电位加上去，请问这个上电有关系吗?能否解释下，谢谢您
其实我也不知道这个skip dc是什么个原理，如果不选上的话确实是不能起振的，我用stb跑的环路增益在低频的时候有40db，在目标的振荡频率也有20多个db，不应该振不起来，您说的跑上电意思是电源电压缓慢升上去吗?还是什么其他的办法?和上电速度为什么有关系呢?还望多多指教，谢谢您
仿真毕竟是仿真，这个东西是亚稳态的，相当于加上一个刺激脱离亚稳态使起震
是不是说一般测试都是能够起振的，我现在的情况是后仿怎么设置都不振，环形的VCO毕竟后仿频率会掉很多，所以想后仿和前仿对比下
good information
顶一下，别沉了
振荡器仿真一般都用vpwl上电吧 给振荡一个激励
vdc给电源一般都不会振- -
模拟电源上电的过程，也就是给一个阶跃电压，不要上来直接就给vdc
设置起振条件一般分几种：1、convergence aids；2、vpwl上电；3、LC osc设置算法traponly，ring osc设置gear2only
嗯，前仿给电源vpwl可以振，提参后仿还是没有起振，vpwl的上升时间我已经给的很长了，可还是没有用啊，anyway谢谢您
谢谢您，我现在的情况是前仿电源给vpwl可以振，后仿不振，不知道是什么原因，drc，lvs都是过了的
您解答的得很全面啊，我现在的状况是前仿振后仿不振，我是用的四级差分延时单元构成的环振，你说到的后两点（电源上电和算法）我应该设置是没有问题的，第一点应该就是设置初始电压帮助收敛了吧，后仿我用的assura提的参，也设置了版图中的环振上的一条线，可是好像还是没有用，不知道还有其他的方法没有，anywan，谢谢您
谢谢您，问题解决了，说下解决办法，1，后仿上电用vpwl，我设置的上电时间是10ns由0到1.8V，不知道时间是不是有些长2，利用convergence aids设置初始条件，由于是用的差分延时单元的环振，之前设置的时候是进入av_extracted，找的一条线，不振，今天又试了一下，选择的是差分延时单元一级的两个输入的mos管的栅极，不再是某条线，设置两个相反的初始条件（0和vdd），就振了，我想原因可能是我之前只设置了一个节点的初始条件，现在设置的是两个节点的初始条件。
谢谢您的思路，thanks very much！
initial condition
设置initial condition就可以咯，不用skip DC
看到还有人在跟帖，谢谢啦，问题解决了，有同样的问题的朋友可以看14楼和18楼