微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
微波和射频技术
>
RFIC设计学习交流
> 相位差的仿真
相位差的仿真
时间:10-02
整理:3721RD
点击:
设计一个二分频,产生IQ路信号,cadence下,怎么仿真IQ的的相位差?
谢谢!
自己顶一下!
上一篇:
同相和反相积分器
下一篇:
MOS管的宽度如果小于最小宽度限制会怎样?
相位差
仿真
相关文章:
调频和混频电路分析
求高人指点:cppll输出相位差问题
PLL相位差如何减小
PLL锁定时的相位差问题
锁相环为什么相位差一定,频率就相等啊?
关于“PLL锁定时的相位差”
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
大家在cadence中怎么测试电路
PMOS管的小信号模型与NMOS的相
constant gm偏置电路有什么好
Cadence IC 615用MMSIM12.1
hspice 中瞬态仿真(tran)使
用HSPICE仿真LSTB问题
hspice 2013 错误invalid
hspice 波形仿真显示no dat
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top