pll divider phase noise仿真不收敛

1. 参照网上的文档，仿真PLL相位噪声，遇到分频器在PSS仿真的时候，不收敛，请高人帮忙指点一下，问题在那?
2. 目前只是照着网上的文档设置，不清楚为什么这么设置，请问有什么文档可以参考一下吗
谢谢
pss设置

pnoise

error

pss.pngpnoise.png
error.png

显然是你PSS的 设置不对吧，举例子说如果/2，输入频率是1GHz，那么频率选择500MHz，Pnoise beat frequency应该也是500MHz，这样仿真出来的是divider固有的相位噪声。

直接用transient noise仿真挺方便的

显然是你PSS的 设置不对吧，举例子说如果/2，输入频率是1GHz，那么频率选择500MHz，Pnoise beat frequency应该也是500MHz，这样仿真出来的是divider固有的相位噪声。