VCO的buffer
可以啊,为什么不可以?
加上反向器之后输出频率降低了,是不是在VCO输出端引入电容的缘故?而且最低频率时的输出和最高频率时的输出占空比相差很大
这么高的频率用反相器恐怕太勉强了,还是考虑用电流模式逻辑电路做buf比较好
占空比的问题估计是不同频率下vco振荡幅度变化引起的,可以考虑与buf之间电容耦合隔直
谢谢你
CML。
CML比较合适。反相器需要增加占空比校正电路
用电压跟随器可以实现,
能说说什么工艺吗? 用0.18和用40nm是完全不一样的。还有你要驱动的负载是多少?
我做了个2.4GHz的LC VCO
现在希望加一个buffer,请问用什么样子的比较好.
工艺是40的.
谢谢了....
我做了个2.4GHz的LC VCO
现在希望加一个buffer,请问用什么样子的比较好.
工艺是40的.
40nm 直接倒相器就行了,加个隔直电容,放个电阻self bias。在乎占空比的话跑跑蒙特卡洛。我做过6.25G的vco buffer,也是倒相器。
楼上说的应该可行。用AC耦合到自偏置的反向器,转成50%占空比的CMOS信号后就很容易了。
十分感谢~
源跟随器吧!
可以采用一级差分放大再加一级跟随器,就可以搞定了,但是输出波形需要优化一下
您好,请教一下 倒向器就是反向器么?先谢谢啦
yes
请问大侠能推荐个典型的结构不,最近做电路也需要用到驱动能里比较大的buffer。
想学习学习。
先谢谢了
goooooooooooooooood
请问一下,要做一个45G VCO的输出buffer,应该用什么结构呢?大神有没可以推荐参考学习的关于VCO buffer设计分析的资料?
一般直接用CML buffer吧,load是50欧姆电阻。考虑到不同的probe (GSG, GSSG 或者GSGSG),电路的形式也不同。如果是GSG,那就需要一侧是50欧姆然后连到GSG,另一侧两个50欧姆并联 (其实就是25欧姆) GSSG或者GSGSG就简单了。
驱动pad是直流耦合还是交流耦合需要考虑信号的带宽和spectrum analyzer对待测信号的要求。 Anyway,最后需要满足输出节点的bandwidth可以输出你的信号。
我也见过直接用diff pair直接驱动probe的(就是用probe当做负载,牺牲了匹配性能但是增益功耗和bandwidth都有改善),应该在极高频的时候采用,不过我自己没设计过。
一知半解,见笑了。
45G的话也可以试试自偏置的CS结构,相噪那个好啊~。当然需要考虑buffer的loading对VCO的影响,输入阻抗得小心设计;另外,考虑输出的话可以采用XFMR做匹配的,蛮好。
灰常感谢!学习了~