CSMC 0.5um+0.35um 工艺, N-well为什么不需要mask？

查看了CSMC 0.5um+0.35um 工艺的PDK，感觉很奇怪，里面有这样的描述：
③. N-well & LVN layer need not mask in this process。
为什么呢?

有谁知道吗?

可以直接问下工艺厂商。