DC-DC寄生电感的影响

自己顶一下，求大牛解答

没有人理我啊！

1.减小如你所说的寄生电感，可以让芯片尽量靠近封装的管脚来减短bonding长度；
2.减小powermos寄生电容，跟layout有一定关系，但很多时候没办法；
3.减小驱动电路的驱动能力，让poewrmos慢慢打开，或者逐步打开，总之是减小寄生电感上面电流的突变，这个方法效果明显，但是效率会受一定影响。

十分感谢！

我也遇到同样的问题，VIN PAD的寄生电感存在过多毛刺，造成EN信号出现误判，无法实现slow start。现在的想法是POWER HS NMOS与VIN连接的一端直接从顶层厚金属拉bonding出去，不做专门的PAD。同时优化Driver的比例，减小驱动能力。

膜拜一下

xuexile

不拉PAD为啥?减少电容么?

snubber电路
或者对driver进行blanking

学习了。

想请教下您这个问题最后怎样优化的?您有从电路上优化的方式么?

大神们 我想请教下如何测量高频下电容产生的寄生电感?能否用矢量网络分析仪测量?