请教运放设计高手

运放的速度包括两个方面，slew rate和settling time。slew rate是一个大信号概念，正如你所说的增加尾流，减小miler电容；settling time是针对小信号，和你的phase margin有关。
所以你要提高运放速度，不仅是提高压摆率，还要考虑减小建立时间。

谢谢wwraul的指教：）
但是如何获得小的settling time呢?将phase margin控制在60——70吗?由于我是以cascode为主运放， fold-cascode为辅助运放，但获得phase margin比较大，达到了80多，这是不是影响到了settling time（我仿真出来有150ns）。主运放与辅助运放之间的电流差是不是应该比较大?
谢谢：）

减少输入差分对的漏极那个结点的寄生电容,那个决定二阶极点.关于辅助运放的影响,一种说法是辅助运放的单位增益频率要比主运放的大得多,主运放才呈现一级云放的频率特性,另一种说法说是在一阶和二阶极点之间的某个比例位置.可以在IEEE找两篇论文查 一下.你说你的仿真结果PM达80多度,如果不是运放增益比较低就是模型没有计算寄生电容,如果在AV在90dB左右不可能还有PM达80多度的

谢谢两位的点拨：）我再去仔细看看
thanks

说的有理。

回复 #4 zxzxzx105 的帖子
有一次做了个运放，100db的增益，相位裕度有60，奇怪的是阶跃信号相应还是有阻尼振荡

增益和相位裕度你是在小信号下求得的,而阶跃响应是大信号,大信号下各个极点都会发生很大的变化.所以在大信号下你还是做瞬态仿真比较可信.

牛人真多啊

说的我傻了,啥也不懂

感觉自己的差距实在是太大了

我也是，phase margin比较大，达到了80多，可settling time还是有过冲

做gain boost technique应该注意gain boost结果引入的极零点对，此机零点对影响放大器速度

回复 #2 wwraul 的帖子
说得真好，继续努力

阶跃响应是大信号,大信号下各个极点都会发生很大的变化

小的settling time 是頻寬要寬加上c load時的simulation

我也是，phase margin比较大，可settling time还是有过冲

谢谢谢谢

增益和相位裕度你是在小信号下求得的,而阶跃响应是大信号,大信号下电路是来不及响应的，所以你在输出看到了阻尼振荡。要大信号响应好，你得提高slew rate值