微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > cadence下Invalid net expression

cadence下Invalid net expression

时间:10-02 整理:3721RD 点击:
cadence下画完原理图后,添加pin时竟然显示Invalid net expression,直接导致不能添加pin,有知道是什么原因吗?

一般造成这种错误的是以非字母开头的pin name或者net name,或者上述名字中含有非法字符,这是不允许的。

不是的,昨天不可以,今天去又可以了,我......

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top