spetre verilog数模混合仿真
时间：10-02
整理：3721RD
点击：
为什么我的用verilog编辑生成functional时编辑不了verilog，是cadence的版本不行吗?
由verilog为什么生成不了symbol
端口定义好就没有问题！