bandgap的设计及调节问题

我用的是Banba结构的bandgap，设计过程：先指定PTAT电流和两个BJT管的发射结面积比N，得到电阻值R3和Q1的发射结电压VBE1；再按照一阶温度补偿原理确定电阻比例后，得到R1(R2)值和CTAT电流，就可以得到总电流I1（I2）；进而通过先指定三个PMOS管的过驱动电压估算出宽长比W/L；为了用自偏置电路，在设计运放时把其输出电压调成事先指定的电流镜栅极电压值。但是，通过直流温度扫描后，发现TC值很大，且呈负温度系数，我看paper里的TC值都可以调到很小的(10ppm/℃以内)：我想通过调节电阻值（增大R1，R2,减小R3），有效果，可这样以后，电阻比例就不是我设计时候的了，且总电流也变了，这种调节会使电阻值偏离初始值很大！这种结果是什么造成的呢?应该怎么调?
我的设计过程有什么不对的地方吗?
PS：诸位设计bandgap时运放是使用自偏置还是自己做偏置电路?
当加上运放后发现总电流变化时，是应该调节管子尺寸还是电阻值比较合理?
运放的增益和相位裕度一般做到多少可以?（我做到49dB，63.7°）
小弟新人，求高手一一解答！

这是超低电压bandgap结构，就是你所说的banba结构。没太看明白你说的设计过程，我说一下我的理解。这种结构其实利用的就是Vbe和deltaVbe的温度系数相抵的原理，输出电压就是(Vbe/R1+deltaVbe/R3)*R4，你可以看到其实就是TC1=R4/R1，TC2=R4/R3*lnN，所以你需要调节不仅仅是你所说的那些，影响的因素比较多，这也是这种结构不能大范围应用的原因，因为这么多参数，每一个偏差，都造成你电流的变化，进而导致你电压的变化。另外电流镜镜像的offset对输出电压影响非常大，你加入3mV的offset看看，估计影响在5%以上。另外这种结构的line regulation会很差，特别是在2V以下的时候，因为那时候的mos过驱动电压太低，工艺如果差的话问题更严重。第三一点，运放还有offset，所以这个电路整体offset很大。运放+电阻mismacth+电流镜mirror，一般超过二十mv，这个估计对你输出的影响超过20%。那么你就要耗费很大的面积去减小offset，特别如果你要求电流比较小的话，这个结构面积会非常大。还有一点，你这个bandgap出来了，你如何去trim，这也是个问题。因为你本来输出变化比较大，一旦trim，你的TC势必会变的很差。这就是这种结构应用于低电压，但是不可避免带来了一系列问题。祝你好运。

这种结构trim几乎不会影响TC。这个就类似基准加buffer，去trim buffer的电压，而温度系数还是原来基准的。

你是如何设计运放的，我现在是bandgap里面的运放设计不明白

mark 坐等大神

求解答

运放的偏置由基准电流提供