关于噪声消除结构的cmos LNA设计频段确定问题

看了些许关于噪声消除结构的cmos LNA的一些论文，基本上为两种结构：并联电阻反馈，共栅极输入噪声消除。基本上，设计步骤分为宽带输入匹配，噪声消除。一般先分析低频情况下的输入阻抗，噪声消除的各方面要求，噪声系数，然后分析高频情况的。1：我有些不懂得就是，这些论文在分析的时候，怎么没有强调怎么决定频段的。就是怎么根据频段要求，得出的一些限制条件。论文无非就是给出一些可以扩展带宽的一些方法。比如3-10G的带宽，基本上就是把能扩展带宽的方法全都用上，再加上输入匹配，噪声消除的一些限制条件，然后就得出了想要的结果了?
2：还有就是分析带宽的，扩展带宽，一般列出增益函数的高频（考虑各种电容，各种S），然后又是极点又是零点的。我对零极点的理解是：在极点处，增益下降3dB，然后是20dB/10倍频，若是两个极点就叠加。零点：在零点处增益上升3dB，然后是20dB/10倍频。这个零极点是零极点对应的频率，而非实在意义上的零极点（零点增益为零，极点增益为无穷大）。我就想知道，在实际设计中，怎样个对应法。你看基本上能写出传输增益式，也不好直接把零极点给搞出来。这些只是我的理解，和疑惑。请大神能给我解答下，万分感激。

怎么没人来回答啊

一般噪声消除电路LNA都是宽带的吧。