pipeline ADC 开关线性度仿真求助！

各位大虾，做pipeline时开关的线性度很重要，可是该怎么仿真呢?我自己搭的仿真电路怎么感觉放出来结果不对呢，请各位多多指教！
下面是我搭的仿真图，输入用ideal_balun将信号转换为差分信号输入到开关电容采样电路，然后对两个输出差分采样离散点做dft，这样做对吗?根绝放出来的结果应该是不对的，因为我仿出来sfdr只有60多个dB，望各位指点一下小弟！

下图是我的仿真结果

怎么没有人来帮我一下呢?自己顶起！

感觉是你dft取点取得不对，你是取得256个点吧

我取了512个点，我的仿真电路没错吗?别人怎么都能仿得很高，觉得挺郁闷的！

fdgdgdfgdfgdffgf

是不是相干采样呢?输入频率和采样频率各是多少呢?