求助关于CDR系统建模
时间：10-02
整理：3721RD
点击：
哪位大侠有关于CDR或锁相环系统仿真的资料，小弟不甚感激，matlab，verilog_A或ADS仿真均可。谢谢！具体关于各种jitter怎么仿。谢谢！
可以看看single chip high-speed serial link communications for multi-channel and multi-standard applications
是的，同问。
对于Bang-bang型PD，数字filter，PI based那种结构，该如何建立系统模型，
知道这个离散系统的带宽、相位锁定时间及噪声方面的结果呢?
老师让做的也是bang-bang pddigital filterpi
请问下关于CDR的带宽是怎么确定的，带宽低可以滤除高频噪声，带宽高可以让CDR更好的追踪输入数据
还有一般digital filter会引入较长latency，这个怎么解决呢
还有展频方面怎么处理
你有相关资料可以参考下吗
刚开始学习，没人带，搞不懂啊
你是什么工艺的。Data的速率是多高?
.13只有1G
哦。我是用65nm，做的40G的。我的QQ是2602916364。能否交流下?
看看！
有答案来吗?
谢谢分享