几个VCO的问题

如图 在CAP BANK里
1. 为什麽一般SWitch只用NMOS而不用cmos(transmission gate)?
2. 当BANK要TURN OFF时如何避免switch breakdown?
3. 图里这种differential连法 跟各自single ended to gnd有什麽区别/优缺点?

回答一下第一个问题，纯属个人理解。
1.有两点，其一为虚地。其二，CMOS额外引入PMOS，寄生和噪声会提高。
希望有大牛出来指正。

持续关注

3点入手:
减小非线性的PN结电容，减小ON电阻，增大OFF电阻

可以說清楚一點嗎我的理解是你說的這三個都是單端(cap-nmos-gnd)的優點
另外單端的缺點是?
為什麼不加入PMOS把NMOS大小減半?
breakdown要如何解決?

你可以思考，或者简单计算甚至可以仿真一下
1. 开关ON/OFF时Gate和D/S的电压值你会应该怎么设，在用Nmos only和tgate时你分别会放到什么位置?
2. 如果你想达到同样的ON resistance，哪个寄生电容大?
3. 在off时，如果VCO有几百mV的摆幅，switch的工作状态会是怎么样?