锁相环所使用的LDO问题求教

我目前在设计一个数字锁相环，看一些资料说为了尽量减少电源噪声的影响，一般PFD和VCO都会加一个LDO。所以我需要设计一个LDO，请问大牛们有什么相关资料或者经验么?万谢！（注：因为LDO并没有发文章的想法，只是需要一个实用且设计并不复杂的LDO，所以一些特别新颖但并未被广泛认可的结构就算了。另外我们用的是65nm CMOS工艺）再次感谢前辈们来指教！

做LDO的前辈们呢?有什么资料么?万谢！

pll对ldo的要求比较高，尽量选用高电源抑制比、低噪声的ldo结构。