到底应该仿几种corner？

一般来说，大部分都是tt，但是这个服从正态分布，所以大部分tt，但是当你大规模量产的时候，ss，ff也会出现。fs和sf出现的几率更小，如果运气差，或者说小概率出现了，那可能你第一次流片就会出现fs或者sf这种。为长时间量产考虑的话，建议全部都跑。

我有个疑问，ff是快速，ss是慢速吗?那sf或fs呢?

都是针对不同浓度的N型和P型掺杂来说的，即
FF: Fast N Fast P
SS: Slow N Slow P
SF: Slow N Fast P
FS: Fast N Slow P

如果想让设计合格率高，应该跑所有可能的情况。只是想能做出几个样品，那跑一个tt也不是不可以。

这要根据你的电路设计，就像4楼说的一样，这四种仿真是针对电路里的N型和P型MOS来说的，前面的字母针对NMOS，后面的字母针对PMOS。例如fs仿真，是让NMOS的开关速度比平时快些，而PMOS的开关速度比平时慢些，实际仿真过程中会改变MOS器件的一些参数（比如阈值电压，沟道长短等等，可以在仿真模型文件里看到），做这种仿真主要是针对数字电路，比如在内存电路里，MOS开关的快慢不同会导致内存的读写错误。模拟电路需要做蒙特卡洛仿真，针对器件差异，温度变化对电路的影响等等。个人观点作参考。

非常感谢，有点明白了
还有个问题，是不是同一批次的只会出现一种corner比如这个批次是tt，下个批次可能是ss，但决不可能这个批次既有tt，又有ss

是的，只要是同一批做的wafer就是一种corner，但是排除机器出了问题，控制精准出了偏差。一般来说，一个批次的wafer都是一中corner。

模拟电路的f和s针对你所说的vth等等，会产生较大影响，并不是说只有数字才会对corner考虑。

明白了，多谢

俺一般也只跑这四个：ss ff tt sf fs

再数下?好像5个都全了?忘记在那本书里提到过，为了加快速度，可以做tt sf和fs就可以了。

这个个人不赞同，同一个wafer上不同位置的芯片多数是不一样的。更别说是同一个批次。所以在最坏情况下，同一个wafer上有可能出现所有的corner。只是概率大小的问题。请注意每次foundry给的pcm参数，都是有最大值和最小值以及平均值。也就是最大值和最小值在corner允许的范围内，平均值接近tt corner就算满足合格条件。好的工艺，同一个wafer上的芯片。同一批次的wafer甚至同一年的参数都是很接近的，偏差的范围不是很大，就已经很了不起了。一般的工艺则不同批次性能就有不小的差别。最差的就是同一片wafer性能都千差万别...对于数字电路，可能没那么明显，但是对于模拟电路，这个就比较明显了。从同一个wafer上拿到的芯片，很少有做到完全相同的，只是性能非常接近就不错了。

你说的是offset吧，不是corner吧

比较赞成你的看法，有次一个振荡器后仿频率相对偏差是30%，一片wafer出来的测试结果是25%。因为供电电压比较准确，而且是外接电阻产生电流，所以频率的相对偏差就只和bandgap精度和MOS cornor有关，这也从侧面证明了一片wafer上面是各种MOS cornor都存在的。但是电阻电容、BIP的话就不知道了。

建议都跑

fight against PVT！