微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > CDL导出失败,无提示

CDL导出失败,无提示

时间:10-02 整理:3721RD 点击:
对一个规模比较大的原理图导出CDL做LVS用,设置好导出选项后,ICFB中显示
“Initializing Simulation Environment”
“Done”
“Running CDL Out in Background”
“Process CDL Out Translation”
随后就弹出窗口提示Job failed,没有别的说明信息,不知道该怎么定位问题。请问可能是什么原因导致的?谢谢!

使用32bit设置!

什么意思,是因为电路模块太大了吗?改的是cadence软件的设置吗?期待你的回复~

小编,我现在也遇到了同样的问题,你之前的问题解决了吗?采用的是2楼的建议?

无法定位的问题解决了,使用任意方式打开si.log就可以看具体的报错问题了

错误显示在log中

谢谢你的回复~
是的,之前不知道,找来找去不知道是什么错了,对cadence软件还是不熟悉,也不知道有什么好办法?实在不行只能啃厚厚的Cadence手册……

我之前遇到过一次导出失败,解决方法是 查看.log文件,发现有一个cell的schematic view check save下就好了。

是啊,关键是之前的具体错误以为不显示,没去.log文件里查看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top