ADPLL中关于 sigma delta提高调谐问题

刚开始做ADPLL有搞多不懂的地方正是着急啊！其中有个关于高频抖动提高调谐精度电路如下

combiner如下：

总体电路用在如下图形中，电路输入输出分别为5位和8位

那意思是输入就给这5位吗?输出不是8位的吗怎么图中只有7位，另外参阅资料发现几乎都是 sigma deltaADC的，没有如此架构的。那样要查阅的话应该看些什么资料啊?请大神解惑啊?谢谢！

电路图

combiner

输入输出

看一下sigma-delta理论，然后推导一下就知道了。

路过帮顶，最近也想学习一下用于锁相环的delta-sigma modulation

自顶一下！

大牛们快出来啊！