锁相环的需要仿真时间太长
时间：10-02
整理：3721RD
点击：
用spectre仿真锁相环需要的时间好长啊，由于VCO的震荡频率比较高百兆级，仿真的步长比较小，而输入的参考频率周期又比较大us级别，该怎么仿真才能使仿真的时间变短些，求大大们给些建议
以前看到坛子里面有人说将VCO用Verilog-A建模代替，仿真快些，不过我没做过
一夜也就仿晚了吧
++aps
no
hspice simulation usb 2.0pll
whole chip simulation .
30 dayon unix ..
前仿大概就要两天
谢谢指点，本来也需要VerilogA建模的，顺带可以试一下
是已经加过APS的
I think we do not need to simulate a chip by HSPICE. Just verify the behavior model only.
你可以只仿一个core，其他的都不用带。
系统级的不用后仿
恩恩，谢谢了
系统级仿真可以考虑ultrasim，大概比spectre快10倍的样子。不过仿真出来的精度你懂得，噪声什么的就不可信了。