ADC的测试问题
系统介绍SAR ADC，12bits 差分输入，输入斜坡信号。传输特性曲线如图所示，请问可能的原因会是什么?
电路的后仿并没有出现相应的问题，跳变的地方很有规律，按理来说电路中出错的地方也应该很有规律才对，传输特性曲线从低000到高FFF共有七次跳变，当然变平的区间也有相应的七次，以纠正跳上来的这些值。但是通过这几次的测试我并没有定位到问题的根源在什么地方，很是纠结啊
请大牛帮忙分析一下，谢谢！
是不是每个bit之间没有做成交叠的，电容值一偏就有不连续的点
那要看你的SAR ADC具体是怎么设计的。
不知道你说的不交叠是什么意思，但是从传输特性来看的话，如果某一位的电容或者是电阻值比标称的要小的话，就有可能出现上面的现象，但是实际上作的时候都是成比例的，再说工艺上应该不会出现这么大的差错吧！谢谢
算是比较传统的结构吧！没什么特别大的改动
你这个图也太示意了吧。你要看一下不连续点处是在那些输出码附近，初步判断是在1/4, 1/2 3/4处出现很大跳变。
假设你最大电容c1，次大电容是c2。
1/4处出现missing code，这应该是因为c2<sum(c3:c13)，于是在0100 0000 0000码与0011 1111 1111码之间有一些码不会出现.
1/2处出现missing decision，这应该是c1>sum(c2:c13)，于是1000 0000 0000码与0111 1111 1111码之间会有一些模拟电压不能被量化
3/4处同1/4处
所以应该是电容匹配性没做好，而这个后仿仿不出来的，你可以在前仿的时候故意把c1改大,把c2改小试试看，应该能得到这样类似的曲线
分析的很有道理，可是做的时候电容匹配已经做的还算可以了，要说是失配所导致的话，那么这个失配大的也有点离谱了，毕竟跳变的是那么的明显，不仅仅是几个LSB的问题了，上百个LSB的跳，对于匹配的电容来说，是不是有些大?当然你说的那个在仿真的时候该电容的比值，我确实改过，并且仿真出来的结果和测试出来的结果相似，但是老板说电容不会出现那么大的偏差。他怀疑还是其他的地方可能出现了问题。所以想知道是否还有其他的可能的原因
确切的说是在x/8处出现了问题，即第四位（从高位到低位）出了问题。
但是具体问题的原因我很难确定，原因之前也说了，谢谢！
可能有两个问题
1.DA没有做好
2.时序上有错
如果DA计算过匹配性没有，如果做过的话应该问题不大，不过从你的图上看的话，匹配性上出问题的可能性很小。
包括比较器在内的时序上有没有严格的保证?
最后再多看一看版图
时序上出现什么错误才会出现上面的那种情况呢?首先看比较器的时序，如果比较器的控制时序出了问题，那么就应该在整个传输特性曲线上反映出来，但是现在并没有，大概可以判断应该不是比较器的问题。
总体的数字逻辑时序问题的话，那么出现什么样的时序错误才会出现上面的那种情况呢?
你在电路前仿和后仿可能不会出现问题，但是如果你没有做好所有分析的话，那么你的时序就可能会有问题。看了你的图片，图中有两段水平直线，在这两段直线内，很明显是在比较某一位的时候出错了，所以就会让后面的位出现全1或者全0情况，在你的图片内表现出来就是一条直线，你仔细看一看你的数据，直线部分的数据的后几位是不是全1或者全0 ，产生这个问题最大的可能就是你的比较器速度不够，也可能是有一位在采样比较器输出的时序上有问题。
看你的图片可能还有别的问题，不知道是不是数据原图，而且没有数据，所以也不好分析。
首先说平的那些数据，其实是两段，假如说一段是0FFH，那么另一段则是100H，也即平的不是真正意义上的平。
但是平完之后数据输出沿一定斜率的直线往上走，走了一段之后出现了跳，这个可能就像你说的某一位出错了，但是跳上之后他会接着上，这可不是某一位出现错误所能够解释的现象。你说呢?
又看了一下你的图片，然后自己生成了一组数据，分析的结果是高位中有两位的比较顺序反了，仔细检查电路和版图，主要看一下数字电路的时序有没有问题。具体是什么问题得从数据分析，没有数据没有真相，而你说的7次变平的区间的也没有在图片上看到就算只有图片，也不能只取一段图下来，就算只取一段图下来，也不能没有跳变时的数据值，所以不知道你的真实的曲线至底是什么样的，?另外建议以后不要使用BMP的图片(2MB的BMP图片，换成JPG或者GIF吧)。
还是那句话，无数据无真相，无能为力，如果没有数据就不用来回复me了，OK?
前人种树，后人砍柴~
....................