ADPLL 2点调制具体如何实现？

有没有高手清楚adpll两点调制到底如何实现?
从论文理解的角度看，就是从DCO前面LPF后面送一个频率控制字调整频率，同时在TDC环路相位计算这里也加入这个频率控制字调整频率，
从环路看在DCO前面和LPF后面直接送入的控制字频率信号经过了一个高通，而环路内部TDC相位计算这里加入的控制字频率信号经过了一个低通，2者加在一起刚好实现了这个频率的变化，当然前提是频率控制字具体调了多少频率这个预估计算要很准。
但数字那边应用提到了一个问题，8DPSK这种相位调制，当前13M到下一个13M, 这里的频率会变化好几M,最大6M, 这个6M的频率变化会引起TDC输出有个很大的突变，这个突变造成的频率调节会不准。（或者直观解释就是ADPLL锁存依靠TDC精度，需要好多个13M周期才能准确锁定，而现在相位调制每个13M要调节的频率都在变化，相当于每个13M要锁定到另一个频率上，并且可能相差6M,所以这个频率调节会很不准。）
我感觉2种说法似乎都有道理，不知道实际的ADPLL2点调制到底如何实现? 不知道有没有高手很清楚这里。

都没有人知道么?有没有人真正做过两点调制啊?

你做的ADPLL是那种结构的?是Bogdan那种High Speed Counter加TDC加DCO的结构，还是有Feedback Divider加PFD+TDC加DCO的结构?如果是Bogdan的结构，两点调制相对简单，只要在FCW和DCO控制字加入频率调制信号就可以了！