PA设计的几个问题，你会多少？——求解惑！
2、PA设计中，为使系统稳定，常在输入端并联电阻或串联电阻，这两种方式是不是什么场合都可以随意使用，还是各自用在不同的condition
3、输入端的LOAD-PULL有什么作用，相比输出端的LOAD-PULL,它对POUT、PAE、P1dB有何影响。
4、PA设计中，是不是一定要使系统绝对稳定（如K>1）,还是只要K在零点几左右即可?如果是这样，为什么?
5、MOSFET、MESFET、BJT、HBT的输入，输出电阻对比；各自输出寄生电容（Cds，Cce）的典型值是多少?（因为Cds在PA设计中是一个不能忽视的量）
自己顶下，希望高手解答一两个啊！
先mark一下
dddddddd
唉，第一次发帖，这么悲剧。
期待高人出现
输入端是source pull，不做load pullde 吧 找到了它的输入，输出阻抗，再分别match到该值，可以得到较好的Pout PAE等。当然有很多时候那个点不见得就是最优的，还要再细tune。
stability factor 一定要都大于一，才能unconditionally stable
其他几个不是很懂。
求解答
xuexi,学习
ding qi lai, kan gao shou jie da
不懂pa，帮顶一下
旁观一下，学习一下
LP做的是功率，SP做的是增益
SP做的是增益，那SP跟输入共轭有什么区别呢?求解惑
我们知道做load pull或者source pull，可以是对PAE,可以是Pout，还可以是Pgain，那请问是对这三个哪一个呢，还是具体情况具体分析啊?
理论上K必须大于一，才能无条件稳定，书本也告诉我们，没有哪个老板喜欢产品PA有可能震荡，但是是否有这样的情况，比如K=0.6左右，仿稳定圆，在smith chart圆内确实有一部分是“可能不稳定的”，但是这部分区域离我做的最佳阻抗比较远，这样是否可以达到业界要求。（因为我在做练习的时候，发现C.cripps 的PA书里面的PA电路是这么做的,我就有点糊涂了）
第一个问题，我也不确定对不对，讨论下吧，对于单独一个频率来说，偶次谐波对基波是没有影响的，只产生直流分量，奇次谐波会影响基波，不过叠加到基波上要看泰勒展开的系数的正负，如果是正，就是同相，负就是反相
第二个问题，不是每个场合都需要串小电阻的，我的做法是如果最后仿出来的不稳定，可以串小电阻，不过这电阻很致命的，可能会导致功率下降3-5dBm。这是用HBT工艺的情况，如果用GaAs CMOS的话就没必要串电阻了吧
第三 个人感觉source pull 与load pull基本相似，source pull就是做到共轭匹配，提高增益，变相的提高了功率，这个不知道具体怎么区分
第四 个人觉得是必须大于1
呵呵，回答的很好啊，第二个问题的回答我基本接受。
但第一个问题的回答我不太明白。我们知道，偶次谐波与基波同相叠加，输出总波形成为三角波；奇次谐波与基波同相叠加，输出总波形成方波。这个可以参考C.Cripps书的CLASS J的设计（利用偶次谐波峰化削弱Vknee的影响），和Andrei Grebennikov书的CLASS F的设计（利用偶次谐波峰化和奇次谐波峰化削弱电压与电流“非零区”交叠带来的功率损耗）。你说的不影响基波是什么意思?
对于第三个问题，我也比较同意，但感觉还不是非常清楚。
自己顶下吧，希望有人可以回答剩下的几个问题！
Pa设计为了提高稳定性，并联电阻和串联电阻都是可以的，对应smith原图上的电导圆和电阻圆，在这个圆内都是稳定的。
cds，cgs的典型值这怎么定，和你的w，l都有关系
为什么要在乎基波和谐波的相位?谐波不要被滤掉吗?
ADS裡的作load pull也可以批輸入嗎?
不错的问题
顶一个！
学习学习