微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > cadence后仿,提取c_cc为什么进行dc仿真后,输出静态电压变了

cadence后仿,提取c_cc为什么进行dc仿真后,输出静态电压变了

时间:10-02 整理:3721RD 点击:
提取c_cc后,静态输出变化好大。为什么提取的电容会引起静态电压变化这么多?

电容不会引起DC值变化,而是SA SB 等效应

注意看提取后的网表是否真正接地,一般提取R时候会出现类似问题

[img][/img]
请问用cadence进行LVS的结果显示绿色笑脸,但是ERC results中,checking floating.psub有红色叉号。这是为什么?新手求教。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top