关于DAC 仿真问题
时间：10-02
整理：3721RD
点击：
本人设计了一个dac，现在在仿真阶段，我用的是Veriloga生成的理性adc 作为前端数据源 ，发现这种仿真用的时间太长了 ，差不多8h，有没有更好的仿真方法呢。望大神赐教
用DDFS产生正弦信号当激励, 输出做fft分析
DDFS 在cadence怎么用呢