ADC 采样开关的电荷注入

请教一下各位大神，采用CMOS开关和DUMMY开关能够多大程度上抵消电荷注入?比如一个1.8V5M的正弦信号输入，采样开频率是10M。负载电容6p.
我做了一下这个电路用了DUMMY和同样大小的CMOS开关。注入的电荷感觉跟输入信号大小有关系，比如1.5V就比0.9V注入得多。这个怎么处理呢。
重点：有什么好的办法消除这个电荷注入?或者有哪些资料推荐下也好

并未没有人回

DUMMY是CMOS开关的一半吧

对啊，尺寸取得是原来开关的一半。效果不是很理想。感觉这个好随机。

差分结构

整个AD的确设计差分的，但是馈通不一样啊，一个使信号偏大，一个使信号变小。要保证VGS不变吗?使用自举技术什么的?

自举开关是维持VGS不变，是用来提高线性度的，你做的AD性能指标多少，电荷注入这么大?那你试着减少尺寸试试

你说的那个1.5与0.9不同，我觉得应该是由输入端的噪声引起的吧

我想做个10位的。1.8V的电压，希望馈通不超过1mV,负载电容大约是6P的情况下。尺寸减到最小了，采样时间比较短（18ns）。1.5和0.90.3 都不一样会不会是村底偏置的问题?

自举不能保证各种输入电压（电路本身不变）的情况下馈通基本一致吗?

向小编请教一下，现在的仿真工具能仿真出时钟馈通效应，但能够仿真出电荷注入吗?

model 可靠地话 是可以仿真出的

可以啊，不过有多准就不知道了，现象是有的

你把图贴出来看看，我觉得你说的不是注入问题最好的办法就是你先用理想开关试试，看会不会出现你说的现象

我们也遇到相似地问题，小编解决问题了么?

学习了