微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
微波和射频技术
>
RFIC设计学习交流
> spectre调用veriloga出错求助
spectre调用veriloga出错求助
时间:10-02
整理:3721RD
点击:
各位,我在用spectre仿真晶体管级电路,内部使用了veriloga写的一个继电器开关模型,但是网表都导不出来,报错截图如附件,请大家帮忙看看。
没人回复么,自己顶帖
上一篇:
sigma delta ADC的corner仿真问题
下一篇:
带隙基准的PSR
spectre
veriloga
相关文章:
再问一下spectreRF里的噪声统计功能
cadence spectre仿真时怪异现象
spectre仿真的得warning---moin too large
请教 spectre 仿真
请问如何在Spectre里查看流过管子的瞬态电流?
求助!Hspice库转成Spectre库
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
大家在cadence中怎么测试电路
PMOS管的小信号模型与NMOS的相
constant gm偏置电路有什么好
Cadence IC 615用MMSIM12.1
hspice 中瞬态仿真(tran)使
用HSPICE仿真LSTB问题
hspice 2013 错误invalid
hspice 波形仿真显示no dat
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top