斩波频率与运放3dB带宽关系

一些论文里提到：主运放3dB带宽一般要大于斩波频率的2倍以上，我现在需要的斩波频率是四十khz左右，也就是说主运放的dB带宽应该是80KHZ以上，但是我仿真出来的结果才几十HZ。
主运放结构图如下所示：

采用二级差分运放,Vin和Vip是第一级的输入，P5020_D和N5128_G是第一级运放的输出，也同时是第二级运放的输入，Vout是第二级运放的输出。通过有源电流镜实现双端输入单端输出。输出采用前馈AB类

CP1,CP2,CN1,CN2是控制斩波开关的时序，在仿真运放带宽的时候，我把控制开关的信号设置为固定电平，CP2=0，CP1=1，CN1=3.3，CN2=0，这样暂时不考虑斩波的功能（不知道这样对不对）。P5020_G 和N1393-G是增益提升结构的输出，而增益提升结构的输入是相连斩波开关的输入。

仿真DC时，开关处于线性区，悬浮电流镜只有一个管子导通，第二级运放的两个MOS管只有一个饱和，一个处于线性区(我分析了下悬浮电流镜两个管子都导通应该是指轨到轨输入情况下，现在只有一个PMOS输入，所以有一个管子截止，不知道这个分析结果对不对)

交流仿真低频直流增益99dB,3dB带宽才10HZ！ 和要求的KHZ差距太大了，请问可能是什么原因导致的?

看闭环

您的意思是：闭环3dB带宽?闭环3dB带宽是不是相当于开环单位增益带宽?另外非轨到轨运放采用悬浮电流镜，悬浮电流镜是不是只有一个MOS导通?
谢谢您啦！

开环增益太高，-3DB就低。如果GBW内单极点的单位增益闭环就差不多使你的GBW，看你闭环要多少增益咯。

关于带宽，主要考虑闭环，到底chop的频率与运放的频率是多少倍的关系应该根据具体的电路要求而定，不可一言蔽之。关于你的“悬浮电流镜”，有些不懂。

mark！...

悬浮?

悬浮电流镜用垮导线性环来分析是吧?

看你怎么使用，也就是闭环带宽，运放前面的斩波是把信号调制到Fs~2*Fs这个带内，所以闭环带宽也就确定了。

好像没几个懂的啊，这个运放不是很常见吗，还有斩波要看你的应用啊，如果有反馈的话，对信号的放大与对失调的抑制是折中的