微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > TRAN仿真中skip dc有何影响

TRAN仿真中skip dc有何影响

时间:10-02 整理:3721RD 点击:
跑一个RC OSC的电路,tran一直说不收敛,试过各种方法,什么cmin设为1f,增大gmin、maxstep,用node set设初始值,统统没用,最后勾了skipdc就可以跑了。求问大神,skipdc对电路仿真有何影响?

自己顶一下

55555

up up upp

你难道不知道跑tran之前一般都是要跑dc建立直流工作点么!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top