标 题: 全数字锁相环与环振锁相环
时间：10-02
整理：3721RD
点击：
【以下内容由 danglang 转寄于 METech 版】
☆─────────────────────────────────────☆
danglang (danglang) 于 (Wed Sep2 10:44:42 2015) 在
【全数字锁相环与环振锁相环】 的大作中提到:
这两种结构在较低频率和较高频率各有什么利弊?该如何选择呢?
较低频率是几百兆到2G。2-4G算较高频率。同样采用65nm工艺，无电感。
先行谢过。
☆─────────────────────────────────────☆
knightming (knight) 于 (Wed Sep2 12:34:52 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
所谓全数字锁相环其实不是全数字，就是filter是数字的，然后由此引入TDC代替PFD+CHP。其他和模拟的传统PLL并无很大区别。实际上从概率上来讲包括环路都是一样的。
☆─────────────────────────────────────☆
danglang (danglang) 于 (Wed Sep2 12:52:07 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
最近几年，感觉全数字锁相环这个概念很火，又是因为什么呢?
【 在 knightming 的大作中提到: 】
: 所谓全数字锁相环其实不是全数字，就是filter是数字的，然后由此引入TDC代替PFD+CHP。其他和模拟的传统PLL并无很大区别。实际上从概率上来讲包括环路都是一样的。
☆─────────────────────────────────────☆
knightming (knight) 于 (Wed Sep2 13:20:56 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
传统的PLL已经做到一定极限了，而数字PLL有很多地方可以尝试，所以发paper比较容易。在某种程度上，数字的PLL更加flexible。
在工业界实际上还是很有争论，尤其在RF的领域，用数字PLL做量产的不多。
【 在 danglang 的大作中提到: 】
: 最近几年，感觉全数字锁相环这个概念很火，又是因为什么呢?
☆─────────────────────────────────────☆
lokta (部落) 于 (Wed Sep2 13:30:02 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
个人感觉，
模拟PLL很成熟了。
数字PLL因为filter可以随意设定不同的参数，可以玩出点花头来。
【 在 danglang (danglang) 的大作中提到: 】
最近几年，感觉全数字锁相环这个概念很火，又是因为什么呢?
【 在 knightming 的大作中提到: 】
: 所谓全数字锁相环其实不是全数字，就是filter是数字的，然后由此引入TDC代替PFD+CHP。其他和模拟的传统PLL并无很大区别。实际上从概率上来讲包括环路都是一样的。
☆─────────────────────────────────────☆
himcdull (小黑) 于 (Wed Sep2 15:30:34 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
国外做3G，4G的能用数字PLL的基本都用数字PLL
首先是改参数容易，其次工艺越先进，版图面积越小
再次在不同的工艺之间migration容易
【 在 knightming 的大作中提到: 】
: 传统的PLL已经做到一定极限了，而数字PLL有很多地方可以尝试，所以发paper比较容易。在某种程度上，数字的PLL更加flexible。
: 在工业界实际上还是很有争论，尤其在RF的领域，用数字PLL做量产的不多。
☆─────────────────────────────────────☆
PrimeTime (static timing analysis) 于 (Wed Sep2 20:24:34 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
LO也用的是全数字PLL了?
感觉DCO阵列面积也蛮大的，电感大家都一样，最后能省下的面积也不多
TDC在工艺间migration感觉也不如PFD+CP
【 在 himcdull (小黑) 的大作中提到: 】
: 国外做3G，4G的能用数字PLL的基本都用数字PLL
: 首先是改参数容易，其次工艺越先进，版图面积越小
: 再次在不同的工艺之间migration容易
: ...................
☆─────────────────────────────────────☆
yusichen (liuchuanfeng14) 于 (Wed Sep2 21:52:36 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
环振锁相环就不能是全数字的吗?全数字锁相环的定义是：如果环路中所有模块的输入输出接口都是数字信号的话，这样的锁相环就是全数字锁相环。如果你问基于Charge Pump的PLL和ADPLL之间的区别，那可以从这两种不同结构的设计难度，工艺移植性，集成度，可配置性以及噪声或Spur性能等方面加以区别和比较。这种区别性需要自己在设计和研究的过程中慢慢体会，只有深入的做过这两种结构才能真正理解其区别性，从而才能对于不同应用系统给出较为适合的PLL系统结构。
现在，单个Charge Pump PLL的确已经花样不多，但个人认为还是有研究空间的。举个几个例子，如何实现dividerless的fractional-n PLL，如何实现超低带内噪声的PLL（带内可以利用SDM进行噪声整形），如何能让一个小数分频器在开环使用时没有高频处的整形噪声等等。对于ADPLL则有更多的研究热点（小编可以查询IEEE），最大的热点就是如何让输出phase noise拥有较小的Spur，从而使其能够在射频接收机中得到广泛应用。另外，如何利用CPPLL或者ADPLL自身来实现宽带频率的调制也是单个PLL研究领域中的热点。
如果再往大的方面拓展，现今在工业界中的频率综合器系统则更为丰富多彩，大多数频率综合器的核心电路都由2至3或4个PLL组成。各个公司为了避开竞争对手的专利，都绞尽脑汁设计出了很多高性能频率综合器结构。小编可以自己去查Silicon Lab, TI 或者 ADI公司的一些时钟产品，现今无论是有线应用还是无线应用都已突破了RMS Jitter 150fs （from 1k to 100MHz）的瓶颈，要知道一个较好的25MHz的有源或者无源晶振，其RMS Jitter也就150fs。
PS：本人回帖只是抛一下砖头，望能引出些“玉石”。
【 在 danglang 的大作中提到: 】
: 这两种结构在较低频率和较高频率各有什么利弊?该如何选择呢?
: 较低频率是几百兆到2G。2-4G算较高频率。同样采用65nm工艺，无电感。
: 先行谢过。
☆─────────────────────────────────────☆
yusichen (liuchuanfeng14) 于 (Wed Sep2 21:58:38 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
如果都用LC Oscillate的话，那估计CPPLL和ADPLL的片内面积差不多，而ADPLL的最大优势就在于在filter这里少一个PAD。要论工艺移植性，如果TDC本身是数字电路的话，计算需要全定制设计TDC，DCO以及高速Counter，ADPLL的工艺移植性依然要好很多，并且ADPLL相比CPPLL更容易验证Phase Noise性能。
【 在 PrimeTime 的大作中提到: 】
: LO也用的是全数字PLL了?
: 感觉DCO阵列面积也蛮大的，电感大家都一样，最后能省下的面积也不多
: TDC在工艺间migration感觉也不如PFD+CP
☆─────────────────────────────────────☆
danglang (danglang) 于 (Wed Sep2 10:44:42 2015) 在
【全数字锁相环与环振锁相环】 的大作中提到:
这两种结构在较低频率和较高频率各有什么利弊?该如何选择呢?
较低频率是几百兆到2G。2-4G算较高频率。同样采用65nm工艺，无电感。
先行谢过。
☆─────────────────────────────────────☆
knightming (knight) 于 (Wed Sep2 12:34:52 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
所谓全数字锁相环其实不是全数字，就是filter是数字的，然后由此引入TDC代替PFD+CHP。其他和模拟的传统PLL并无很大区别。实际上从概率上来讲包括环路都是一样的。
☆─────────────────────────────────────☆
danglang (danglang) 于 (Wed Sep2 12:52:07 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
最近几年，感觉全数字锁相环这个概念很火，又是因为什么呢?
【 在 knightming 的大作中提到: 】
: 所谓全数字锁相环其实不是全数字，就是filter是数字的，然后由此引入TDC代替PFD+CHP。其他和模拟的传统PLL并无很大区别。实际上从概率上来讲包括环路都是一样的。
☆─────────────────────────────────────☆
knightming (knight) 于 (Wed Sep2 13:20:56 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
传统的PLL已经做到一定极限了，而数字PLL有很多地方可以尝试，所以发paper比较容易。在某种程度上，数字的PLL更加flexible。
在工业界实际上还是很有争论，尤其在RF的领域，用数字PLL做量产的不多。
【 在 danglang 的大作中提到: 】
: 最近几年，感觉全数字锁相环这个概念很火，又是因为什么呢?
☆─────────────────────────────────────☆
lokta (部落) 于 (Wed Sep2 13:30:02 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
个人感觉，
模拟PLL很成熟了。
数字PLL因为filter可以随意设定不同的参数，可以玩出点花头来。
【 在 danglang (danglang) 的大作中提到: 】
最近几年，感觉全数字锁相环这个概念很火，又是因为什么呢?
【 在 knightming 的大作中提到: 】
: 所谓全数字锁相环其实不是全数字，就是filter是数字的，然后由此引入TDC代替PFD+CHP。其他和模拟的传统PLL并无很大区别。实际上从概率上来讲包括环路都是一样的。
☆─────────────────────────────────────☆
himcdull (小黑) 于 (Wed Sep2 15:30:34 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
国外做3G，4G的能用数字PLL的基本都用数字PLL
首先是改参数容易，其次工艺越先进，版图面积越小
再次在不同的工艺之间migration容易
【 在 knightming 的大作中提到: 】
: 传统的PLL已经做到一定极限了，而数字PLL有很多地方可以尝试，所以发paper比较容易。在某种程度上，数字的PLL更加flexible。
: 在工业界实际上还是很有争论，尤其在RF的领域，用数字PLL做量产的不多。
☆─────────────────────────────────────☆
PrimeTime (static timing analysis) 于 (Wed Sep2 20:24:34 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
LO也用的是全数字PLL了?
感觉DCO阵列面积也蛮大的，电感大家都一样，最后能省下的面积也不多
TDC在工艺间migration感觉也不如PFD+CP
【 在 himcdull (小黑) 的大作中提到: 】
: 国外做3G，4G的能用数字PLL的基本都用数字PLL
: 首先是改参数容易，其次工艺越先进，版图面积越小
: 再次在不同的工艺之间migration容易
: ...................
☆─────────────────────────────────────☆
yusichen (liuchuanfeng14) 于 (Wed Sep2 21:52:36 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
环振锁相环就不能是全数字的吗?全数字锁相环的定义是：如果环路中所有模块的输入输出接口都是数字信号的话，这样的锁相环就是全数字锁相环。如果你问基于Charge Pump的PLL和ADPLL之间的区别，那可以从这两种不同结构的设计难度，工艺移植性，集成度，可配置性以及噪声或Spur性能等方面加以区别和比较。这种区别性需要自己在设计和研究的过程中慢慢体会，只有深入的做过这两种结构才能真正理解其区别性，从而才能对于不同应用系统给出较为适合的PLL系统结构。
现在，单个Charge Pump PLL的确已经花样不多，但个人认为还是有研究空间的。举个几个例子，如何实现dividerless的fractional-n PLL，如何实现超低带内噪声的PLL（带内可以利用SDM进行噪声整形），如何能让一个小数分频器在开环使用时没有高频处的整形噪声等等。对于ADPLL则有更多的研究热点（小编可以查询IEEE），最大的热点就是如何让输出phase noise拥有较小的Spur，从而使其能够在射频接收机中得到广泛应用。另外，如何利用CPPLL或者ADPLL自身来实现宽带频率的调制也是单个PLL研究领域中的热点。
如果再往大的方面拓展，现今在工业界中的频率综合器系统则更为丰富多彩，大多数频率综合器的核心电路都由2至3或4个PLL组成。各个公司为了避开竞争对手的专利，都绞尽脑汁设计出了很多高性能频率综合器结构。小编可以自己去查Silicon Lab, TI 或者 ADI公司的一些时钟产品，现今无论是有线应用还是无线应用都已突破了RMS Jitter 150fs （from 1k to 100MHz）的瓶颈，要知道一个较好的25MHz的有源或者无源晶振，其RMS Jitter也就150fs。
PS：本人回帖只是抛一下砖头，望能引出些“玉石”。
【 在 danglang 的大作中提到: 】
: 这两种结构在较低频率和较高频率各有什么利弊?该如何选择呢?
: 较低频率是几百兆到2G。2-4G算较高频率。同样采用65nm工艺，无电感。
: 先行谢过。
☆─────────────────────────────────────☆
yusichen (liuchuanfeng14) 于 (Wed Sep2 21:58:38 2015) 在
【Re: 全数字锁相环与环振锁相环】 的大作中提到:
如果都用LC Oscillate的话，那估计CPPLL和ADPLL的片内面积差不多，而ADPLL的最大优势就在于在filter这里少一个PAD。要论工艺移植性，如果TDC本身是数字电路的话，计算需要全定制设计TDC，DCO以及高速Counter，ADPLL的工艺移植性依然要好很多，并且ADPLL相比CPPLL更容易验证Phase Noise性能。
【 在 PrimeTime 的大作中提到: 】
: LO也用的是全数字PLL了?
: 感觉DCO阵列面积也蛮大的，电感大家都一样，最后能省下的面积也不多
: TDC在工艺间migration感觉也不如PFD+CP
ADPLL是一种趋势。
所以现在主要的adpll研究方向就是TDC或者DCO 对吗?
不清楚。所以才来问问。
目前国内有谁在做ADPLL吗?商用的。听说目前国内发的paper都是在灌水。