好的類比工程師應該具有的素養 (純屬個人偏見 各位參考看看就好)
0.謙虛為懷/不自滿驕傲/低調/少說多做/認真負責待人處世態度 才是職場最重要的原則 而不是技術
1.必須了解負回授系統之穩定性與如何相位補償,各種電路負回授補償方式
2.必須會手算設計OP (noise, bandwidth, negative feedback etc.) 手算電路分析
3.必須學會IC fully custom layout technique (from PCB level system design combine with chip level floor plan)
4.必須有ESD, latch-up 相關知識
5.必須懂半導體元件
6.必須有成本概念 (BOM cost) 以整個PCB電路板系統為出發點
7.必須了解類比電路元件之mismatch 以及如何克服mismatch (chopper stabilize, DEM, layout matching (ABBA, ...),size the element etc.)
8.必須有半導體製程堆疊概念
9.必須在設計電路前就做好電路系統最佳化分析,分析在各種情況下之電路特性統計性分析與數學電路系統設計前規劃
10. 必須了解electromigration (how to estimate power metal width, wider is better)與電路運作時之熱分佈概念 以及製程非理想特性
11. 必須了解數位電路特性與與數位信號處理,以及 digital circuit IR drop & power voltage bounce when the clock edge is comming
12. 必須學會與熟練DSP(連續時間與離散時間信號處理) 善用DSP
13. 必須對corner飄移做詳細的hspice模擬對每一顆MOS bias at saturation region in static condiction (spice corner:FF,SS,FF,FS,SF, power supply voltage variation: normal, low supply (normal x 0.9), high supply (normal x 1.1)
, temperature variation: -40,25,125 degree, resistor variation: 1+-50%, capacitor variation: 1+-50% ), (total corner you should run = spice corner (5) x power variation (3) x temperature variation (3) x Resistor variation(3) x Capacitor variation(3) = 405 corners for each MOS)
14. 最好學會command file for DRC/LVS/LPE/ERC
15. 最好學會low power design technique
16. 最好學會APR, STA, synthesis, RTL coding, PDK etc.
17. 要善用 digital calibration
18. Spice用的越少程度就越好 (電腦用的越少 程度越好,用思考來設計電路)
19. 要會故障分析 要會可靠度分析(long term circuit/chip reliability analysis)
20. 在設計電路之前一定要把的FAB的製程資料多看幾遍 在給定的製程條件下 可以用那些類比招式
21. 要會設計分析PCB電路與ON PCB被動元件非理想特性(L,bead,C,R etc.) 要有選擇(特性與成本)與分析ON PCB被動元件(L,bead,C,R etc.)非理想特性的能力
22. 要懂量產測試 要會設計量產測試電路板 要知道量產測試程式 或是會寫量產測試程式
23. 要有能力從無到有設計IC
24. 以簡馭繁 越簡單的結構越不會出錯
太多了吧，大牛您说说刚毕业的学生应该具备哪几条呢?
说这些不如说说自己的设计经历和成果，
能详细的介绍自己芯片的性能，功耗，大大方方show出来的，我对你竖大拇指
能简要介绍用到的技术细节，对别人提出问题能认真回答的，我对你钦佩无比
分享，前提是敢于介绍自己，而不是指点大众的江山，激昂别人的文字
注意，你所学的所有微电子知识都来自于前人的分享，来自西方的分享，来自无私，谦虚，“无国界”的人的分享
论坛里太多说起来头头是道，但丝毫不提自己，对自己做的东西严格保密，维护高手那神秘背影形象的人
我永远愿意相信论坛的宗旨是分享和帮助，不是比试，挖苦，教训，误导，这一点中外论坛真是天壤之别
并且，不愿分享的人不会真心提供帮助
只是即兴说说，没有针对小编
突发感想，没有针对小编，相反我觉得小编帮助别人是非常热心真诚的，但对于好工程师的定义，我认为无需过分看重他，你说的许多条只能来自于项目，如果所经项目不需要其中一些知识，大可不必为了学而学，做一个电路，关键是态度，积累经验的多少与态度成正比，忘了钱，再去工作
20.跟對老闆
說真的會設計又如何 ?很多RD 會DESIGN 但是
分股票時因為 ENGINEER 個性不想去爭
分多少 ?
我就如此吃過虧
說真的SALES 出張嘴 , 股票拿得都比RD 多 ..一般 RD 傻傻那知道
我是離開後才知道 ..
錢賺到才是真. 真要練工去學校機關練工吧 ..我從 RTLsynthesis 看到 analog 好玩
但後來才發生digital RD 拿得多
因為 一個產品 ANALOG 是IP只算你一次
但！ Soc做出10產品digital RD 說每個都有份拿, analog RD ?人家都說你是IP
但說真IP 也不不同FAB不同 process , 但是因為是IP大家都認為 一份
深以为然数字是模拟IP的客户
所以模拟天生在数字面前就处于弱势
说到模拟IP这点，一个
写的要求太多太高，反而突出不出来重点。这要求基本涵盖了：系统定义，pcb板级，模拟电路，数字电路，版图，器件，工艺，再加上销售能力和运营能力的话，都快赶上一个公司了。
以前那个模拟电路的9层境界，说的倒离模拟电路更近一些。不过就像网络的6层模型被简化为TCP/IP的4层模型一样，那个9层模型也可以简化成：迷信spice，不信spice，了解如何正确使用spice，不用spice四个层次。
個人認為剛入行的新人 需要會 0. 1. 2. 4. 13.
在下將盡力分享個人設計經驗以及設計方法 以減少各位走冤枉路 到目前為只個人所學完全是靠苦學硬功夫十餘年晝夜不停演練好幾千遍所成 (在接觸digital IC design之前三年, Verilog simulation pre-sim & post-sim 寫了接近萬遍 約九千多遍,之後設計數位電路都不須FPGA驗證,且每次均one-cut work,想到什麼功能都可以快速化為Verilog) 目前為止並沒有任何人願意分享知識給在下 個人會整裡拿出多年以前參與設計目前量產中之幾顆IC datasheet與設計經驗同各位分享(比較沒有法律問題) 但有些公司的產品細節有法律問題 比較不好分享 所以將與各位分享如何設計類比電路的方法 而不是各別產品的技術細節 因在下事務繁忙 會盡力抽空撰文與幫助各位
期待，真心感谢！
小编列的很多条，早就超出analog ic designer的范畴了
期待有跟新
为什么是繁体字，看得好吃力
小编应该长期在台湾公司工作，能否介绍下IC产品从idea到产品退出市场的流程，从设计的角度看应该细分为哪些关键的步骤?谢谢！
写得真不错！
强烈建议加精华！
小编真强，感谢分享。
在下最近將盡快為各位撰寫以設計者的角度來做全新產品研發的各個步驟 (以個人經驗為出發 在下希望拋磚引玉 讓更多人分享產品開發經驗 )謝謝您
Best Regards,
朱立平
您太客氣了
小编写的很在点，赞一个先。
牛人来膜拜一下
苦海孤雏！
到目前為只個人所學完全是靠苦學硬功夫十餘年晝夜不停演練好幾千遍所成
目前為止並沒有任何人願意分享知識給在下
感谢lz这两句话，解决了我的一些小却重要的疑惑。谢谢。
一条一条对比之下，发现自己根本就称不上是一个模拟工程师。差得远。
让我感觉醍醐灌顶，还是抓紧时间学习去吧。
出发点很好，先赞一个，期待后续跟进。
小编的功力深厚，吾等后辈仍需多多努力。
不是说模拟工程师么?怎么又说数字工程师干的活?
小编应该就是台湾人，
再多看几遍吧孩子
對您與各位弟兄很不好意思 這麼晚回您帖子 因為真的太忙了
以個人經驗
1. 首先根據客戶或是市場需求 先定義出產品規格
2. 如果是pin to pin compatible類型產品 那麼 IC 腳位,封裝,功能,規格,都固定了 如果可以自己定義整個產品(整個電子系統)那最好了 這樣可以效能或是成本最佳化.
3. 開發新產品 (不是pin to pin compatible 而是以自由規劃 PCB 以及各PCB板元件(BOM list)) 首先就是收集這個產品相關的前幾名公司的 data sheet, applicate note (非常非常重要 在各國際大公司網站上像是 Analog Devices, TI,Cirrus Logic 等公司就寫的很好 必然要看 有很多寶貴的技術資料) 或是相關書籍,國際論文(好的才看 JSSC or ISSCC很多等級比較差的論文都在胡扯！ 千萬不要看 要有判斷力),全球前幾名公司相關產品公司的專利 這些都必須要仔細研讀 思考
a. 接著依據功能劃分各block (類比IP可以考慮後續產品的重覆運用所以可比做較廣義的定義 比方可以多做一些via /metal selection, analog hard IP block(layout) 內部出pin位置考量 ) backup MOS, capacitor, resistor orbackup circuit etc. digital IP 就比較少用hard IP, 各block盡量多寫注解 以方便交接或是轉移但是都必須要寫IP規格書 以及總體IC規格書 以免以後忘記或是改版以及後續撰寫data sheet之用
b. Power domain on PCB: 如果PCB客戶那裡已經沒法改就沒辦法 原則上PCB (PCB如果沒做好IC設計的再好都不會有好效能 千萬切記！ 所以PCB規劃是類比或是數位工程師的重要工作)
上就必須把數位/類比power domain分開(DVDD,AVDD,DGND,AGND) PCB ground必須要一整片 如果是雙層板多打一些灌孔 讓高頻信號(power noise)
可以快速通過 讓兩邊ground盡量在高頻為低阻抗 數位類比要分開ground 最後再用一個bead在某一點接起來 PCB上analog & digital power 必須要做decoupling
(參見 Analog devices公司之網上文件 AN-202, MT-101, AN-1099 等, Analog Devices 之網上applicationnote是一個類比工程師的寶庫 千萬不能錯過) 盡量IC power & ground出PIN在旁邊用小電容(0.1uF 要用最小的那種電容封裝 因為高頻特性好高頻阻抗低) 直接焊在越接近IC power & ground 腳位
然後在附近用1uF/4.7uF/10uF(鉭質電容頻率響應比較好 但是較貴 低頻頻率響應是平的 你可以挑選便宜好用的MLCC電容 因為MLCC是固態電容壽命較久被動元件選擇學問很大 直接跟你做的系統使用年限品質 有相當大的關係有些高壓或是大電流應用都要考慮預留耐壓數耐用性等)之電容連接VDD & GND.
電容的耐用性直接決定你的產品壽命(越接近IC的高頻小電容0.1uF關係最大 這是在PCB的部分 如果是內部就是要考慮 electron migration 就是設計電流與線寬的關係
這部份必須以FAB的資料為準 因為FAB會去做各種實驗 然後寫在文件裡面)
如果PCB上的電容壞掉整個系統會快速損毀掉 (power voltage會瞬間高到IC內部半導體元件所能承受的最大值 運作久了這些元件就損毀了)
c. 接下來要chip floor plan 規劃 根據IC pin腳/封裝 規劃 floor plan, power domain 電路等級以及layout等級(需要跟PCB設計一起考慮), power line (wider is better consider election migration spec.in FAB dataaccording the current, power line corner 須切45度以免尖端放電與轉角處大電流電子衝入SiO2 嵌在SiO2以內造成永久性電性改變 切45度時要注意off grid 問題 可以先用modify corner再用polygon描一變
然後merge.metal line 走線轉角處須切45度 防止尖端放電 如果是HV MOS更考慮 與低壓區電路分離距離與breakdown 或是current crouding & latch-up問題
(雖然製程以後轉角會變圓一點). metal 1 走線須防止寄生MOS形成 layout要考量的東西很多很雜 之後有機會再撰文跟各位分享layout相關注意事項 這個layout與製程和元件相關性非常高 所以類比工程師要懂製程與原件
相關性非常高 很多東西要考慮 layout的好壞直接影響電路的特性 所以思考佈局layout也是類比工程師工作的一部分(例如 antenna rule, guard ring, guard ring power, buttom isolation, latch-up 防止(非常重要), 防止產生寄生元件(這個不小心產生的寄生元件在layout上非常重要 FAB給的LVS command file 通常抓不出來)等等
常常FAB給的書面資料與command file數據不合(因為是不同team在update) 這個也常發生,要核對書面資料數據與command file數據digital floor plan是先以analog IP特性取捨為優先考量 但是如果是切成一些畸零地 會發生嚴重的routing問題 還是以長方形floor plan為優先
APR根據gate count大小,low power design需要考慮 hierarchical layout, power IR drop analyis, IR dropeffect timing, timing analysis ,timing sign-off, buffer insertion for long path & feed throughdifferent power domain or clock domain,low power design, power switch, SI problem, ILM, timingborrowing,EM 等等)
盡量多跟製程廠人員溝通學習 多看書 (做類比電路一定要懂layout),PAD selection (analog output, digitalscan chain or ATPG pattern)
,PAD selection/ PAD ring 規劃/ PAD power 規劃(考量整體IC之ESD, PAD盡量用原廠的 切記！ 除非你真的會設計ESD 才用自己做的PAD,不然風險很大, 封裝可行性,test mode), noise isolation/analog signal criticalsignal use fully differential & shelding 等