微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > Analog/RF电路的MOS管的mismatch怎么做啊?

Analog/RF电路的MOS管的mismatch怎么做啊?

时间:10-02 整理:3721RD 点击:
大家讨论一下啊。

没做过,帮你推上去!

没做过,顶上去

misMATCH 主要分SIZE和THRESHOLD
不同製程造成的不一樣
可以跑MONTE-CARLO估計

不是一言两语可以说清楚的,小编有兴趣的话可以看一下The Art of Analog Layout,写的很好

工艺是一个很大的因素。
但是好的设计就是为了弥补这方面的不足的,所以你可以根据L,layout 的布局等等进行合理安排,来消除这种mismatch.

没做过,正在学习!

直接问foundry厂要统计数据,再根据你gate area自己计算。
要仿真的话可以不同gate分别调不同model

要跟去 晶片廠 提供的matching report 去設計

我记得是要吧mos管的finger和multiplier做成偶数!

可以加个offset voltage

帮你顶啊,希望更多的人能帮助回答

同样问题

同样问题

根据制造商提供的mismatch数量级
monte carlo
看一下电路是否可以忍受这样的失配
版图时对匹配要求高的管子要特别注意

Create distribution model (W, L, Vth) from manufacture data.
Run monte carlo.

管子越大,mismatch越小。

Yes, you could introduce a small offset voltage to the pair of transistors that need to be matched. By doing so, you could figure out which pair is the most critical for matching and needs special care in layout.

也想知道怎么做啊,可能马上要用到,哈哈哈

我一直也想知道这个问题。

我一直想知道这个问题

find the process parameter and do a hand calculation.
Then, do a monte carlo simulation.

goooood

本人认为做好一个mismatch有至少三步要做:
1、分析foundry所提供的管子的一些失配数据,看资料寻找得出适当的模型;
2、通过曲线拟合,对你所建立好的模型进行参数提取;
3、应用在实际电路中,主要会用到蒙特卡罗分析。

谢谢小编的分享了!

谢谢小编的分享了!

谢谢小编的分享了!

dddddddddddddddddddddddddd

ddddddddddddd

thanks a lot

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top